[问答]

ISE进行工程综合时出现资源使用过多的问题

5318

问答对人有帮助，内容完整，我也想知道答案 0 在使用ISE综合工程时（芯片为XC3S200AN），为什么有些乘法运算没有使用MULT16X16，而是使用slice，lut资源来实现使得资源占用较多，图中svpwm部分和eemf均使用了较多的乘法运算，但是SVPWM部分没有MAP_MULT18X18应用，我单独进行了SVPWM的仿真，其使用了MAP_MULT18X18，使得占用资源少了很多，请问有大佬知道这是为什么吗？或者说为什么会产生这种综合的差异呢？ 0 奖励10积分
2023-5-31 14:17:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 cmkcmk 相关推荐 • ise工程中调用硬宏后，map时出错 13527 • Synplify Pro综合时遇到的问题？ 6137 • 请问ISE综合时会用一个LUT来替代深度不大于16位的移位寄存器吗？ 2125 • 如何解释Xilinx ISE的资源利用率数据？ 3637 • 请问如何强制ISE使用ISP的WEBPACK许可证？ 1439 • 有关夏宇闻的RISC_CPU设计遇到的问题 4712 • fpga编译综合时间过长？ 6994 • 如何使用DCNXT实现物理综合？ 3748 • ISE 综合显示 No path found 3764 • 运行综合时Vivado崩溃 3728 1个回答

答案对人有帮助，有参考价值 0 //------为什么有些乘法运算没有使用MULT16X16，而是使用slice，lut资源来实现 FPGA的Synthesis和Impl对于资源的占用需要在代码或者约束文件中指定使用MULT16X16才行，否则它会依据你选择的策略（包括默认策略）自动选择合适的资源。对于你的乘法运算，可以考虑选用资源更多的其他FPGA芯片，或者使用IP（Multiplier）。亦或者，通过原语指定使用乘法器资源（这点我不太了解如何指定）。 //------仿真仿真占用的资源只能当作一个理论参考，对于实际综合或者布局布线的结果不具备决定意义。换句话说，仿真占用的资源，看看就行。最佳答案

2023-5-31 14:17:41 5 评论举报卿小小_9e6 5 条评论 cmkcmk 2023-6-7 14:13 您好，请问如果资源占用较多，超过了芯片的资源总数，导致map处报错，请问有哪些方式可以减小资源的使用呢？赞回复举报卿小小_9e6 回复 cmkcmk： 2023-6-7 14:36 改算法，先减少资源占用。例如减少generate或者for循环等。或者算法分段验证。你的算法貌似在低端FPGA（资源少）上实现，条件允许的话换中高端的FPGA验证，没问题后再迁移回来。赞回复举报 cmkcmk 回复卿小小_9e6： 2023-6-7 17:19 芯片采用的是XC3S200AN，程序里倒是只有简单的乘法操作和状态跳转的操作（其他的就是赋值），没有复杂的语句，每执行一条语句便进行一次跳转到下一步。请问这种有哪些可能的改进空间呢？赞回复举报卿小小_9e6 回复 cmkcmk： 2023-6-7 17:45 基本没太大的优化空间，算法可以尝试流水处理。感觉就是将乘法部分改为使用乘法器，你需要改代码或者约束，或者直接使用multiplier。赞回复举报 cmkcmk 回复卿小小_9e6： 2023-6-7 19:18 哦好的，谢谢啦赞回复举报