[资料]

紫光同创FPGA入门指导：PCIE 通信测试——紫光盘古系列50K开发板实验教程

2023-6-13 15:50:05 2717 紫光 FPGA 入门指导

0 一、MES50HP 开发板简介 PGL50H 内置了线速率高达 6.375Gbps 高速串行接口模块，即 HSST。MES50HP 开发板提供一个 PCIe x2 接口，PCIE 卡的外形尺寸符合标准 PCIe 卡电气规范要求，可直接在普通 PC 的 x4 PCIe 插槽上使用。（详情请查看“MES50HP 开发板硬件使用手册”）二、实验目的 PC 端可通过 PCIe 识别到 MES50HP 开发板。三、 PCIE 简介 PCIE IP 符合 PCI Express® Base Specification Revision 2.1[8]协议和 PHY Interface for the PCI ExpressTM Architecture Version 2.00[12]（数据通路扩展为 32 bits）协议。四、实验设计 a. 安装 PCIE IP 核 PDS 安装后，需手动添加 PCIE IP，请按以下步骤完成：（1）PCIE IP 文件：6_IP_setup_packetPCIE （2）IP 安装步骤：1_Demo_document工具使用篇3_IP 核安装与查看用户指南 b. PCIE 参考设计例程 1.打开 PDS 软件，新建工程 pcie_test，点开如下图标，打开 IP Compiler； 2.选择 PCIE IP，取名，然后点击 Customize； 3.在 PCIE 设置界面中：根据开发板配置 lane 数，可选 X1 或 X2，可选 Gen1、Gen2，参考时钟选择 refclk1（硬件上已固定），可参考下图： 4. 其他设置可保持默认，点击 Generate 生成 PCIE IP；： 5.关闭本工程，按此路径打开 Example 工程： 2_Demo11_pcie_testipcorepcie_testpnrexample_design 6.按照开发板管脚，修改相关管脚约束： 7.可按以下方式查看 IP 核的用户指南，了解 Example 模块组成；五、实验现象注：例程位置:2_Demo9_pcie_testipcorepcie_testpnrexample_design 将程序固化到 flash 内，把开发板插入电脑 PCIE 卡槽，连接电源，将电源开关打开，电脑开机。打开设备管理器，可识别到 PCIE 设备。 1 9_PCIE通信测试实验例程说明v1.pdf 2023-6-13 15:48 上传点击文件名下载附件下载积分: 积分 -1 分 983.86 KB, 下载次数: 19, 下载积分: 积分 -1 分
举报淘帖0 只看该作者相关推荐全部 • 精选推荐！紫光盘古系列FPGA开发板信息汇总 10468 • 基于紫光同创FPGA的图像采集及AI加速（盘古50K开发板） 942 • 【免费试用】紫光同创PGL50H开发平台，高性能国产FPGA，盘古50K开发板试用活动火热征集中！ 1321 • 【视频】紫光同创Logos系列PGL50H关键特性评估板@盘古50K开发板#小眼睛FPGA盘古系列开发板 613 • 【视频】紫光同创盘古系列FPGA开发板@盘古2K开发板#紫光同创Compa系列评估板#小眼睛FPGA开发板 582 • 【视频教程】紫光同创盘古50K开发板&双目摄像头操作演示@小眼睛FPGA盘古系列开发板 1390 • #视频教程#盘古50K开发板&烧录器连接教程#紫光盘古系列FPGA开发板@小眼睛FPGA盘古系列开发板 873 • #开箱视频#盘古50K开发板开箱教程#紫光同创盘古系列FPGA开发板@小眼睛FPGA盘古系列开发板~ 804 • 小眼睛科技紫光盘古50K开发板优秀评测报告精选 10078 • 小眼睛科技紫光盘古50K开发板 857 最近下载过的用户(17)