返回发烧友论坛

发帖

[问答]

【verilog每日一练】reg型存储器声明（二维数组）

1796 Verilog

问答对人有帮助，内容完整，我也想知道答案0 声明一个位宽为8，深度为32的二维数组变量ram 0 本帖被以下淘专辑推荐: ·verilog每日一练\|主题: 23, 订阅: 1
2023-8-22 09:45:07　　评论淘帖1 邀请回答您可以邀请以下用户，快速回答问题 × Mill 该类别下有 31 个回答，其中被选为最佳答案 7 次。邀请回答商周该类别下有 18 个回答。邀请回答 jf_99074111 该类别下有 8 个回答。邀请回答大懒猫54 该类别下有 7 个回答。邀请回答 jf_30540068 该类别下有 7 个回答。邀请回答 jf_34040148 该类别下有 6 个回答。邀请回答 yinwuqing 该类别下有 6 个回答，其中被选为最佳答案 1 次。邀请回答华仔stm32 该类别下有 6 个回答。邀请回答流水源君该类别下有 4 个回答。邀请回答王栋春该类别下有 4 个回答。邀请回答 zealsoft 该类别下有 3 个回答。邀请回答 happyssy 该类别下有 3 个回答。邀请回答 jf_61020569 该类别下有 2 个回答。邀请回答 Cool 该类别下有 2 个回答。邀请回答 jf_41171859 该类别下有 1 个回答。邀请回答 jf_84061266 该类别下有 1 个回答。邀请回答 rzd 该类别下有 1 个回答。邀请回答 2233333哇该类别下有 1 个回答。邀请回答烟卷雲舒该类别下有 1 个回答。邀请回答 jf_09782535 该类别下有 1 个回答。邀请回答举报 Mill 相关推荐 •LabVIEW每日一练汇总贴（1.20更新）（已颁奖）82129 •每日一练3485 •关于Pads的每日一练，你有什么想问的吗？9151 •怎么在verilog中初始化二维数组34355 •每日一练无法回复，看不到答案3992 •NI VISION二维码读取问题10684 •请问Verilog怎么实现二维数组输出？8401 •怎么将串口接收到的数据存储在二维数组中7480 •VHDL中的二维数组怎么实现5377 •【verilog每日一练】reg型存储器应用（二维数组）809 7个回答

答案对人有帮助，有参考价值0 reg [7:0] ram_mem [31:0];

2023-8-22 15:40:50 评论举报 dfghjkghj

答案对人有帮助，有参考价值0 reg [7:0] ram[31:0];

2023-8-22 17:37:53 评论举报 zealsoft

答案对人有帮助，有参考价值0 parameter ARRAY_WIDTH = 32'd8 ; parameter ARRAY_DEPTH = 32'd32 ; reg [ARRAY_WIDTH-1 : 0] ram[ARRAY_DEPTH-1 : 0]; 复制代码

2023-8-22 18:45:07 评论举报卿小小_9e6

答案对人有帮助，有参考价值0 reg [7:0] ram[31:0];

2023-8-22 21:01:39 评论举报 jf_99074111

答案对人有帮助，有参考价值0 reg [7:0] ram [31:0];

2023-8-23 08:37:08 评论举报 hehung

答案对人有帮助，有参考价值0 reg [7:0]ram[31:0]; 解析：reg ［wordsize ： 0］ array_name ［arraysize ： 0］;wordsize表示位宽，arraysize表示深度

2023-8-23 14:10:12 评论举报 Mill

答案对人有帮助，有参考价值0 reg [7:0] ram [31:0];

2023-8-24 16:34:09 评论举报 jf_84491108

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

热门标签更多

最新回答

返回FPGA开发者技术社区

回复

快速回复

扫一扫，分享给好友

复制链接分享

返回顶部 返回列表

关注微信公众号

德赢Vwin官网网

德赢Vwin官网论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com