1 【verilog每日一练】generate-for语句的使用 - FPGA开发者技术社区 - 电子技术论坛 - 广受欢迎的专业电子论坛! - 德赢Vwin官网

返回发烧友论坛

发帖

[问答]

【verilog每日一练】generate-for语句的使用

1900 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 若信号test_in[7:0]表示8bit测试信号，需定义8个计数器对每1bit输入信号进行计数，若其中1bit测试信号为高电平，则对应的计数器累加1，若输入为低电平则停止计数 1 本帖被以下淘专辑推荐: · verilog每日一练\|主题: 23, 订阅: 1
2023-8-24 09:47:23　　评论淘帖1 邀请回答您可以邀请以下用户，快速回答问题 × Mill 该类别下有 31 个回答，其中被选为最佳答案 7 次。邀请回答商周该类别下有 18 个回答。邀请回答 jf_99074111 该类别下有 8 个回答。邀请回答大懒猫54 该类别下有 7 个回答。邀请回答 jf_30540068 该类别下有 7 个回答。邀请回答 yinwuqing 该类别下有 6 个回答，其中被选为最佳答案 1 次。邀请回答华仔stm32 该类别下有 6 个回答。邀请回答 jf_34040148 该类别下有 6 个回答。邀请回答 jf_52388138 该类别下有 4 个回答。邀请回答流水源君该类别下有 4 个回答。邀请回答王栋春该类别下有 4 个回答。邀请回答 jf_40730592 该类别下有 3 个回答。邀请回答 zealsoft 该类别下有 3 个回答。邀请回答 happyssy 该类别下有 3 个回答。邀请回答 Cool 该类别下有 2 个回答。邀请回答 jf_60754737 该类别下有 2 个回答。邀请回答 jf_61020569 该类别下有 2 个回答。邀请回答 rzd 该类别下有 1 个回答。邀请回答 jf_39811705 该类别下有 1 个回答。邀请回答 hehung 该类别下有 1 个回答，其中被选为最佳答案 1 次。邀请回答举报 Mill 相关推荐 • 每日一练 3654 • LabVIEW每日一练汇总贴（1.20更新）（已颁奖） 83071 • 关于Pads的每日一练，你有什么想问的吗？ 9498 • 每日一练无法回复，看不到答案 4136 • 制作一个秒表，计时器，数字时钟，模拟时钟为一体的小程序【LabVIEW每日一练11.7日】 13841 • 在verilog语句中，非阻塞赋值和小于等于均使用符号“＜=”，如何区分＜=所表示的含义？ 1129 • 求带PADS PCB每日一练的板块，大家共同学习 4716 • FPGA每周一练火热上线，带你一点一滴学习FPGA 7027 • 约瑟夫环 2961 • 【FPGA每周一练】FPGA的HDL建模第三周 12289 6个回答

答案对人有帮助，有参考价值 0 reg [7:0] test_in; reg [31:0] test_in_cnt[7:0]; genvar i; generate for(i=0; i<8; i=i+1) begin always @(posedge clk) begin if (test_in[i]) test_in_cnt[i] <= test_in_cnt[i] + 1; else test_in_cnt[i] <= test_in_cnt[i]; end end endgenerate

2023-8-24 13:33:19 评论举报 hehung

答案对人有帮助，有参考价值 0 reg [7:0] test_in; reg [31:0] test_in_cnt[7:0]; genvar i; generate for(i=0; i<8; i=i+1) begin always @(posedge clk) begin if (test_in[i]) test_in_cnt[i] <= test_in_cnt[i] + 1; else test_in_cnt[i] <= test_in_cnt[i]; end end endgenerate

2023-8-24 16:34:43 评论举报 jf_84491108

答案对人有帮助，有参考价值 0 begin if (test_in[i]) test_in_cnt[i] <= test_in_cnt[i] + 1; else test_in_cnt[i] <= test_in_cnt[i]; end

2023-8-24 16:37:40 评论举报 zealsoft

答案对人有帮助，有参考价值 0 if (test_in[i]) test_in_cnt[i] <= test_in_cnt[i] + 1'b1; else test_in_cnt[i] <= test_in_cnt[i];

2023-8-24 21:02:35 评论举报 jf_99074111

答案对人有帮助，有参考价值 0 reg [07:00] test_in; reg [31:00] test_in_cnt[07:00]; genvar i; generate for(i=0; i<8; i=i+1) begin always @(posedge clk) begin if (test_in[i]) test_in_cnt[i] <= test_in_cnt[i] + 1; else test_in_cnt[i] <= test_in_cnt[i]; end end endgenerate 复制代码

2023-8-25 09:23:11 评论举报卿小小_9e6

答案对人有帮助，有参考价值 0 解析：generate-for语句主要应用于需重复描述语句的复制 genvar声明一个正整数变量，用作for循环的判断；begin_end需要有一个类似于模块名的名字，instance_name为实例名，generate-for语句中generate块可以命名也可以不命名；begin……end语句内为需要复制的代码

2023-8-25 18:28:05 评论举报 Mill

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

热门标签更多

最新回答

返回 FPGA开发者技术社区

回复

快速回复

扫一扫，分享给好友

复制链接分享

返回顶部 返回列表

关注微信公众号

德赢Vwin官网网

德赢Vwin官网论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com