ARM Cortex-A510核心软件优化指南

Cortex-A510内核是一款高效率、低功耗的产品，采用ARM®v9.0-A架构。
ARM®v9.0-A架构将ARM®v8-A架构中定义的架构扩展至ARM®v8.5-A。
Cortex-A510核心的主要功能包括：
·ARM®v9.0-A A64指令集的实施·所有异常级别的AArch64执行状态，EL0至EL3·使用内存管理单元(MMU)分离L1数据和指令端内存系统·具有直接和间接分支预测的有序流水线·连接到外部中断分配器的通用中断控制器(GIC)CPU接口·支持来自外部系统计数器的64位计数输入的通用计时器接口·实施可靠性、可用性和可维护性(RAS)扩展·128位可伸缩向量扩展(SVE)和SVE2 SIMD指令集，
提供高级SIMD(ASIMD)和浮点(FP)架构支持·支持单独许可的可选加密扩展·活动监控单元(AMU)本文档介绍了影响软件性能的Cortex-A510核心微架构元素，以便相应地优化软件和编译器。