1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我目前在使用AD9208,时钟架构是100MHz作为参考时钟,由LMX2595锁出需要的时钟频率,再由HMC7043产生采样时钟fs和SYSREF供给ADC,同时产生DCLK供给FPGA。
目前遇到的问题是,在最终结果中存在一个较大的fs/4信号。严重影响了该ADC的性能。 请问该问题应当如何解决 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 02:29 , Processed in 0.570167 second(s), Total 70, Slave 53 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号