1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我的设计的基本架构是:(10mV、10MHz)正弦信号-射频接口-前级滤波器-可变增益放大器(AD8331)-后级滤波器-ADC(AD9248 Vpp 2V 16bit)-FPGA-上位机。
目前用示波器确认信号一直到后级滤波器之后,ADC之前都是我所期望得到的信号。 ADC我是用的是AD9248,双通道,为了具有可对比性,ADC前端所有的电路都是一致的。 实验现象描述:(整个过程中A通道信号都是正常的,可以随前端增益的大小线性变化,信噪比很高,下面的现象都是出现在B通道上) 1.射频接口悬空,不接任何信号源,最后采集到的信息是在0附近幅值很小很小(±4以内)的底噪。 2.射频接口和前级滤波器之间断开,前级滤波器之前用一个50欧姆的电阻短接到地,最后采集到的信息也是0附近幅值很小很小(±4以内)的底噪。 3.接上信号源(来自函数波形发生器,比较纯净的正弦波),VGA增益10dB以下,采集到一个幅值相对较小(±256以内)的、信噪比相对比较高的结果。 4.接上信号源(来自函数波形发生器,比较纯净的正弦波),VGA增益从10dB到20dB的区间里,随着增益的增加,信号逐渐出现毛刺,毛刺的程度也随着增益逐渐加剧,信号幅值从±256快速增加到±32768;VGA增益从20dB开始到最大50dB,无论增益如何改变,采集到一个幅值满量程(±32768)的、信噪比很差的结果,信号幅值跟VGA增益线性不相关。 另,ADC(AD9248)外围电路我都检查过了,各个管脚输入输出,以及参考电压都正确。 图1,现象3,增益为10dB 图2,增益在10dB临界的时候出现毛刺 图3.增益超过10dB之后,毛刺越来越多。 图4,增益约13dB,毛刺加剧。 图5,增益约16dB,信号幅值快速增大。 图6,25dB,信号满量程,信噪比很糟糕 图7,A通道45dB时输出结果。 |
|
相关推荐
1个回答
|
|
对B电路单独供电,做好电源高频滤波后给电进行调试,看看会发生那些变化.
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-30 19:48 , Processed in 0.652006 second(s), Total 76, Slave 57 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号