1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
目前正在做一个AD9970+CCD的项目,通过FPGA接收并解析AD9970输出的LVDS差分串行数据。由于AD9970输出的是串行比特位流,FPGA首先需要判断一个data word在 bit stream中从哪个位置开始,至哪个位置结束,即判断data word的边界。请问:如何配置AD9970的相关寄存器,配合FPGA完成上述对齐操作?请简述一下大致的操作过程,谢谢!
|
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1325 浏览 1 评论
3206 浏览 1 评论
8145 浏览 0 评论
1958 浏览 0 评论
VL53L5CX #高达 8x8 多区域测距和 63°对角线宽视场 飞行时间多区域测距传感器
17352 浏览 0 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:05 , Processed in 2.326145 second(s), Total 74, Slave 57 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号