[问答]

用于并行采样的EVADC同步转换，如何在最大化采样率的同时最大限度地减少抖动？

问答对人有帮助，内容完整，我也想知道答案 0 在我的应用程序中，HSPDM 触发 EVADC 同时对两个通道进行采样。我应该如何配置 EVADC 以最大限度地减少采样抖动并最大限度地提高采样率？在用户手册中，它提到 SSE=0，USC=0 " 提供相对于触发信号 " 的最小样本抖动。但是，样本和转化之间会有差距。就我而言，触发信号来自 HSPDM，几乎没有抖动，对吧？那么，我应该配置 SSE=0、USC=1 以实现最小抖动和最大采样率吗？但是，SSE=0，USC=1 将忽略 " Phase Sync " 信号，并且用户手册还提到 " 必须设置相位同步器才能让 EVADC 达到其有记录的性能。" SSE=0、USC=1 设置会降低 ADC 结果精度吗？请告知最适合我的手机壳的设置是什么？为了实现最小的抖动、最大的采样率和最准确的结果，我还应该考虑什么？ 0 本主题由 Harmony技术专家于 2024-1-18 16:32 审核通过
2024-1-18 07:59:23　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 谢新貌该类别下有 43 个回答。邀请回答新星之火12138 该类别下有 39 个回答。邀请回答 911119qianhao 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 32 个回答。邀请回答 wang21cj 该类别下有 31 个回答。邀请回答独孤辉二该类别下有 27 个回答。邀请回答 wuli北该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 horayte 该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答修罗君该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答 butterflydw 该类别下有 24 个回答。邀请回答 hy381 该类别下有 24 个回答。邀请回答周鹏生该类别下有 24 个回答。邀请回答牛牛爱吃草该类别下有 24 个回答。邀请回答大洼球王该类别下有 23 个回答。邀请回答蔡甸一角该类别下有 23 个回答。邀请回答 hisysteeoke 该类别下有 23 个回答。邀请回答 32949523596693 该类别下有 23 个回答。邀请回答名士流该类别下有 23 个回答。邀请回答 a732538 该类别下有 22 个回答。邀请回答洒下墨色该类别下有 22 个回答。邀请回答举报张波相关推荐 • 请问如何根据SPI最大时钟18MHz计算AD7980能工作的最大采样率的方法及最大采样率？ 3866 • 请问TC397的最大ADC采样率是多少？ 250 • 如何根据SPI最大时钟18MHz计算AD7980能工作的最大采样率是多少？ 351 • 怎样进行音频采样率的转换？ 2546 • labview 编写的应用程序，怎么设置最大化后居中显示 10367 • 请问什么是异步采样率转换(ASRC)? 4992 • AD7609采样率的疑问求解 353 • AD7862在Linux嵌入式系统下如何实现最大采样率？ 282 • 如果ADC的最大采样率为40Msps，可以发送给ADC的最大IF频率是多少？ 263 • GNSS波形的最大采样率是多少？ 2171 2个回答

答案对人有帮助，有参考价值 0 实现最低抖动的最佳方法是使用用户手册 32.11.1 主/从同步转换。

2024-1-18 11:13:32 评论举报黄晔华

答案对人有帮助，有参考价值 0 在并行采样的情况下，为了最大限度地减少抖动并提高采样率，以下是一些建议配置： 1. SSE（sample skew enable）= 0：这将确保样本与触发信号之间的最小抖动。如果你的触发信号来自HSPDM并且几乎没有抖动，那么这个配置对你的应用程序可能是合适的。 2. USC（use sample clock）= 1：这将使用采样时钟来同步转换以最大限度地减少抖动。如果你的应用程序对最小的抖动非常敏感，并且你的电路可以提供可靠的采样时钟信号，那么这个配置可能是合适的。请注意，这种配置将忽略"Phase Sync"信号，因此你需要确保采集的通道在时间上是同步的。 3. 设置相位同步器：根据用户手册的说明，EVADC必须设置相位同步器才能达到最佳性能。确保你的EVADC具有正确的相位同步配置，以确保并行采样过程中的通道同步。最终的配置取决于你的应用程序的具体要求和硬件能力。建议根据用户手册提供的信息和实验进行一些测试，以找到最佳的配置参数。

2024-1-18 17:19:26 评论举报 dplion5