为确保电路板的性能和制造可行性，一般会通过规范检查：电气规则、布线与布局、元器件封装、机械尺寸与定位，以及生产制造与装配检查、EMC/EMI合规性、DFM/DFA评估、文档完整性等，来降低后期制造缺陷，提高产品的稳定性和可靠性。
而在PCB设计中，布局与布线是决定整个电路板性能、可靠性及制造成本的关键环节之一，所以本文将重点介绍其相关检查项概述。
一、布局检查
1、导入网表
最新的原理图生成的网表导入PCB，保证PCB前后一致。
2、外形尺寸
● 确认外形图是最新的。
● 确认外形图已考虑了禁止布线区、传送边、挡条边、拼板等问题。
● 确认PCB模板是最新的。
● 比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确。
● 确认外形图上的禁止布线区已在PCB上体现。
3、布局
● 数字电路和模拟电路是否已分开，信号流是否合理。
● 时钟器件布局是否合理。
● 高速信号器件布局是否合理。
● 端接器件是否已合理放置（串阻应放在信号的驱动端，其他端接方式的应放在信号的接收端）。
● IC器件的去耦电容数量及位置是否合理。
● 器件布局间距，IC大于1mm、BGA大于3mm。
● 保护器件（如TVS、PTC）的布局及相对位置是否合理。
● 电源的整体布局保证电源的流向单一，无迂回。
● 是否按照设计指南或参考成功经验放置可能影响EMC实验的器件，如：面板的复位电路要稍靠近复位按钮。
● 较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲。
● 对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源。
● 器件高度是否符合外形图对器件高度的要求。
● 压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点。
● 测试接口、LED灯摆放在方便测试的一侧。
● 在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘。
● 金属壳体的元器件，特别注意不要与其它元器件或印制导线相碰，要留有足够的空间位置。
● 母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确。
● 打开TOP和BOTTOM层的place-bound，查看重叠引起的DRC是否允许。
● 波峰焊面，允许布设的SMD种类为：0603以上（含0603）贴片R、C、SOT、SOP（管脚中心距≥1 mm）。
● 波峰焊面，SMD放置方向应垂直于波峰焊时PCB 传送方向。
● 波峰焊面，阴影效应区域为0.8mm（垂直于PCB 传送方向）和1.2mm（平行于PCB 传送方向），钽电容在前为2.5mm，以焊盘间距判别。
● 元器件是否100%放置。
4、器件封装
● 打印1∶1布局图，检查布局和封装，硬件设计人员确认。
● 器件的管脚排列顺序，第1脚标志，器件的极性标志，连接器的方向标识。
● 器件封装的丝印大小是否合适，器件文字符号是否符合标准要求。
● 插装器件的通孔焊盘孔径是否合适、安装孔金属化定义是否准确。
● 表面贴装器件的焊盘宽度和长度是否合适（焊盘外端余量约0.4mm，内端余量约0.4mm，宽度不应小于引脚的最大宽度）。
● 回流焊面和波峰焊面的电阻和电容等封装是否区分。
● 是否已更新封装库（用viewlog检查运行结果）。
二、布线检查
1、EMC与可靠性
● 布通率是否100%。
● 时钟线、差分对、高速信号线是否已满足（SI约束）要求。
● 高速信号线的阻抗各层是否保持一致。
● 各类BUS是否已满足（SI约束）要求。
● E1、以太网、串口等接口信号是否已满足要求。
● 时钟线、高速信号线、敏感的信号线不能出现跨越参考平面而形成大的信号回路。
● 电源、地是否能承载足够的电流（估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍）。
● 芯片上的电源、地引出线从焊盘引出后就近接电源、地平面，线宽≥0.2mm（8mil），尽量做到≥0.25mm（10mil）。
● 电源、地层应无孤岛、通道狭窄现象。
● PCB上的工作地（数字地和模拟地）、保护地、静电防护与屏蔽地的设计是否合理。
● 单点接地的位置和连接方式是否合理。
● 需要接地的金属外壳器件是否正确接地。
● 有极性的钽电容以上的电容，要保证与电源和地层的充分连接，如需换层连接，需2个以上过孔。
● 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔。若有结构图，参考结构图即可；若无结构图，向结构师确认需留多大的空间。
● 信号线上不应该有锐角和不合理的直角。
● 布线过程中尽量减少T型走线的STUB影响。
● 差分对之间是否尽量执行了3W原则，打孔过层注意耦合性。
● 相邻两层信号层走线，尽量垂直走线，确实不能满足垂直走线的，需符合3W原则。
2、间距
● Spacing rule set要满足最小间距要求。
● 不同的总线之间、干扰信号与敏感信号之间是否尽量执行了3W原则。
● 差分对之间是否尽量执行了3W原则。
● 差分对的线间距要根据差分阻抗计算，并用规则控制。
● 非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil），单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm（80mil）。
● 铜皮和线到板边，推荐大于2mm，最小为0.5mm。
● 内层地层铜皮到板边1-2mm，最小为0.5mm。
● 内层电源边缘与内层地边缘是否尽量满足了20H原则。
3、焊盘的出线
● 对采用回流焊的chip元器件，chip类的阻容器件应尽量做到对称出线、且与焊盘连接的cline必须具有一样的宽度。对器件封装大于0805且线宽小于0.3mm（12mil）可以不加考虑。
● 对封装≤0805chip类的SMD, 若与较宽的cline 相连，则中间需要窄的cline过渡，以防止“立片”缺陷。
● 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出。
4、过孔
● 钻孔的过孔孔径不应小于板厚的1/8。
● 过孔的排列不宜太密，避免引起电源、地平面大范围断裂。
● 在回流焊面，过孔不能设计在焊盘上。正常开窗的过孔与焊盘的间距应大于0.5mm（20mil），绿油覆盖的过孔与焊盘的间距应大于0.15mm（6mil），方法：将Same Net DRC打开，查DRC，然后关闭Same Net DRC）。
● 除散热大焊盘以外，其他焊盘尽量不打过孔。
5、禁布区
● 金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔。
● 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔。
6、大面积铜箔
● 若Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜（单板用斜网，背板用正交网，线宽0.3mm（12mil）、间距0.5mm（20mil））。
● 大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊；有电流要求时，则先考虑加宽花焊盘的筋，再考虑全连接。
● 大面积布铜时，应该尽量避免出现没有网络连接的死铜。
● 无孤岛铜皮。
● 动态铜皮确保处于smooth状态（update to smooth）。
● 大面积铜箔还需注意是否有非法连线，未报告的DRC。
● 小焊盘避免与大铜皮全连接，以免造成铜皮散热过快导致焊接问题，若有电流要求时，增宽连接线的宽度。
7、测试点
● 各种电源、地的测试点是否足够（每2A电流至少有一个测试点）。
● 测试点是否已达最大限度。
● Test Via、Test Pin的间距设置是否足够。
● Test Via、Test Pin是否已Fix。
8、DRC
● 更新DRC，查看DRC中是否有不允许的错误。
● Test via 和Test pin 的Spacing Rule应先设置成推荐的距离，检查DRC，若仍有DRC存在，再用最小距离设置检查DRC。
9、光学定位点
● 原理图的Mark点是否足够。
● 3个光学定位点背景需相同，其中心离边≥5mm。
● 管脚中心距≤0.5mm的IC，以及中心距≤0.8mm（31mil）的BGA器件，应在元件对角线附近位置设置光学定位点。
● 周围10mm无布线的孤立光学定位符号，应设计为一个内径为3mm环宽1mm的保护圈。
10、阻焊检查
● 是否所有类型的焊盘都正确开窗。
● BGA下的过孔是否处理成盖油塞孔。
● 除测试过孔外的过孔是否已做开小窗或盖油塞孔。
● 光学定位点的开窗是否避免了露铜和露线。
● 电源芯片、晶振等需铜皮散热或接地屏蔽的器件，是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散。
11、丝印
● PCB编码（铜字）是否清晰、准确，位置是否符合要求。
● 条码框下面应避免有连线和过孔；PCB板名和版本位置丝印是否放置，其下是否有未塞的过孔。
● 器件位号是否遗漏，位置是否能正确标识器件。
● 器件位号是否符合公司标准要求。
● 丝印是否压住板面铜字。
● 器件丝印层位号大小建议宽20-25mil，高30-35mil。根据板卡密度，可适当调整。
● 器件的丝印层文字方向，顶层为从左到右，从下到上。底层为从右到左，从下到上。
● 打开阻焊，检查字符、器件的1脚标志、极性标志、方向标识是否清晰可辨（同一层字符的方向是否只有两个：向上、向左）。
● 背板是否正确标识了槽位名、槽位号、端口名称、护套方向。
● 生成GERBER文件后，重新导入丝印层单独检查，确保丝印层准确无误。
12、孔图
● Notes的PCB板厚、层数、丝印的颜色、翘曲度，以及其他技术说明是否正确。
● 叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确；是否要求作阻抗控制，描述是否准确。叠板图的层名与其光绘文件名是否一致。
13、其他
● 母板与子板的插板方向标识是否对应。
● 工艺反馈的问题是否已仔细查对。
以上是PCB工程师在设计过程中需要注意的检查项，如果觉得逐项检查比较麻烦，或者怕经验不足出现漏检情况，也推荐大家使用专业的可制造性设计分析软件——华秋DFM，它可以帮助工程师在设计初期，就避免很多因设计不当导致的制造缺陷，提高工作效率。
● 布局方面
可以检查元器件之间的间距、定位精度、极性方向等是否符合DFM规则，以及特殊元件如高密度BGA的封装周围布线空间和散热通路设计是否合理。
● 布线方面
能够对电路板上的导线宽度、间距、过孔到导线的距离、电气安全间距等进行精确检测，并且可以评估高速信号线的长度匹配、阻抗控制及串扰等问题。
华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有500万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。
基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。
华秋DFM软件下载地址（复制到电脑浏览器打开）：
https://dfm.elecfans.com/dl/software/hqdfm.zip?from=zdwz
● 微信搜索【华秋DFM】公众号，关注获取最新可制造性干货合集
3
/6
工商网监
湘ICP备2023018690号
2170
淘帖
0
赞
回复
显身卡
