[问答]

stm32f103c8t6用外部HSE来产生72Mhz时钟，但是HSE的RDY比特一直都是0，为什么？

问答对人有帮助，内容完整，我也想知道答案 0 目前自己做的板子是，STM32f103c8t6。现在的问题是想用外部HSE来产生72Mhz时钟，但是HSE的RDY比特一直都是0。下面是程序代码，请问大家？问题出在哪里？板子上用的是8Mhz的无源晶振。两个电容都是接的22P，电容之间没有接电阻 void SystemInit (void) { /* Reset the RCC clock configuration to the default reset state(for debug purpose) / / Set HSION bit / RCC->CR \|= (uint32_t)0x00000001; / Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits / #ifndef STM32F10X_CL RCC->CFGR = (uint32_t)0xF8FF0000; #else RCC->CFGR = (uint32_t)0xF0FF0000; #endif / STM32F10X_CL / / Reset HSEON, CSSON and PLLON bits / RCC->CR = (uint32_t)0xFEF6FFFF; / Reset HSEBYP bit / RCC->CR = (uint32_t)0xFFFBFFFF; / Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits / RCC->CFGR = (uint32_t)0xFF80FFFF; #ifdef STM32F10X_CL / Reset PLL2ON and PLL3ON bits / RCC->CR = (uint32_t)0xEBFFFFFF; / Disable all interrupts and clear pending bits / RCC->CIR = 0x00FF0000; / Reset CFGR2 register / RCC->CFGR2 = 0x00000000; #elif defined (STM32F10X_LD_VL) \|\| defined (STM32F10X_MD_VL) \|\| (defined STM32F10X_HD_VL) / Disable all interrupts and clear pending bits / RCC->CIR = 0x009F0000; / Reset CFGR2 register / RCC->CFGR2 = 0x00000000; #else / Disable all interrupts and clear pending bits / RCC->CIR = 0x009F0000; #endif / STM32F10X_CL / #if defined (STM32F10X_HD) \|\| (defined STM32F10X_XL) \|\| (defined STM32F10X_HD_VL) #ifdef DATA_IN_ExtSRAM SystemInit_ExtMemCtl(); #endif / DATA_IN_ExtSRAM / #endif / Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers / / Configure the Flash Latency cycles and enable prefetch buffer / SetSysClock(); #ifdef VECT_TAB_SRAM SCB->VTOR = SRAM_BASE \| VECT_TAB_OFFSET; / Vector Table Relocation in Internal SRAM. / #else SCB->VTOR = FLASH_BASE \| VECT_TAB_OFFSET; / Vector Table Relocation in Internal FLASH. / #endif } ------------------------------------------------------------ static void SetSysClock(void) { #ifdef SYSCLK_FREQ_HSE SetSysClockToHSE(); #elif defined SYSCLK_FREQ_24MHz SetSysClockTo24(); #elif defined SYSCLK_FREQ_36MHz SetSysClockTo36(); #elif defined SYSCLK_FREQ_48MHz SetSysClockTo48(); #elif defined SYSCLK_FREQ_56MHz SetSysClockTo56(); #elif defined SYSCLK_FREQ_72MHz SetSysClockTo72();//执行到这里 #endif } ----------------------------------------------------------- static void SetSysClockTo72(void) { __IO uint32_t StartUpCounter = 0, HSEStatus = 0; / SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------/ / Enable HSE / RCC->CR \|= ((uint32_t)RCC_CR_HSEON); / Wait till HSE is ready and if Time out is reached exit / do { HSEStatus = RCC->CR RCC_CR_HSERDY; StartUpCounter++; } while((HSEStatus == 0) (StartUpCounter != HSE_STARTUP_TIMEOUT)); if ((RCC->CR RCC_CR_HSERDY) != RESET) { HSEStatus = (uint32_t)0x01; } else { HSEStatus = (uint32_t)0x00; } if (HSEStatus == (uint32_t)0x01) { / Enable Prefetch Buffer / FLASH->ACR \|= FLASH_ACR_PRFTBE; / Flash 2 wait state / FLASH->ACR = (uint32_t)((uint32_t)~FLASH_ACR_LATENCY); FLASH->ACR \|= (uint32_t)FLASH_ACR_LATENCY_2; / HCLK = SYSCLK / RCC->CFGR \|= (uint32_t)RCC_CFGR_HPRE_DIV1; / PCLK2 = HCLK / RCC->CFGR \|= (uint32_t)RCC_CFGR_PPRE2_DIV1; / PCLK1 = HCLK / RCC->CFGR \|= (uint32_t)RCC_CFGR_PPRE1_DIV2; #ifdef STM32F10X_CL / Configure PLLs ------------------------------------------------------/ / PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz / / PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz / RCC->CFGR2 = (uint32_t)~(RCC_CFGR2_PREDIV2 \| RCC_CFGR2_PLL2MUL \| RCC_CFGR2_PREDIV1 \| RCC_CFGR2_PREDIV1SRC); RCC->CFGR2 \|= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 \| RCC_CFGR2_PLL2MUL8 \| RCC_CFGR2_PREDIV1SRC_PLL2 \| RCC_CFGR2_PREDIV1_DIV5); / Enable PLL2 / RCC->CR \|= RCC_CR_PLL2ON; / Wait till PLL2 is ready / while((RCC->CR RCC_CR_PLL2RDY) == 0) { } / PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz / RCC->CFGR = (uint32_t)~(RCC_CFGR_PLLXTPRE \| RCC_CFGR_PLLSRC \| RCC_CFGR_PLLMULL); RCC->CFGR \|= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 \| RCC_CFGR_PLLSRC_PREDIV1 \| RCC_CFGR_PLLMULL9); #else / PLL configuration: PLLCLK = HSE * 9 = 72 MHz / RCC->CFGR = (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC \| RCC_CFGR_PLLXTPRE \| RCC_CFGR_PLLMULL)); RCC->CFGR \|= (uint32_t)(RCC_CFGR_PLLSRC_HSE \| RCC_CFGR_PLLMULL9); #endif / STM32F10X_CL / / Enable PLL / RCC->CR \|= RCC_CR_PLLON; / Wait till PLL is ready / while((RCC->CR RCC_CR_PLLRDY) == 0) { } / Select PLL as system clock source / RCC->CFGR = (uint32_t)((uint32_t)~(RCC_CFGR_SW)); RCC->CFGR \|= (uint32_t)RCC_CFGR_SW_PLL; / Wait till PLL is used as system clock source / while ((RCC->CFGR (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08) { } } else { / If HSE fails to start-up, the application will have wrong clock configuration. User can add here some code to deal with this error */ } } 0 本主题由 Harmony技术专家于 2024-4-12 14:59 审核通过
2024-4-12 07:16:24　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答江左盟该类别下有 32 个回答。邀请回答爱与友人该类别下有 32 个回答。邀请回答举报李斌相关推荐 • 为什么不能在CubeIDE的时钟配置面板中配置72MHz时钟？ 241 • stm32f103c8t6的知识点分享，错过绝对后悔 688 • STM32F103RCT6是如何使用外部有源晶振的 4135 • 关于STM32F103RCT6的外部时钟源(HSE旁路)问题 2913 • 如何实现 STM32 主频调整? 19050 • 请问STM32F103c8t6有没有DAC功能？ 17251 • STM32F0308_DISCO板子上两个芯片作用是什么 3891 • 使用ch32v103c8t6如何查看它的相关时钟是否生效？ 1076 • 怎样去使用STM32F103C8T6开发板最小系统板呢 2453 • STM32F103C8T6的硬件介绍 8332 1个回答

答案对人有帮助，有参考价值 0 从您提供的代码来看，使用HSE（外部时钟）来产生72MHz时钟的问题可能出在以下几个地方： 1. 晶振的频率设置：您提到使用的是8MHz的无源晶振。请确保在初始化RCC之前，将HSEBYP位（bit 17）清零，以使外部时钟源正常工作，即 RCC->CR &= ~(1<<17)。 2. 等待外部时钟稳定：在启动外部时钟后，根据芯片的规格，需要一定的时间等待外部时钟稳定。为了避免进一步的问题，可以在启动外部时钟后增加适当的延迟，比如几百个毫秒等。 3. 使用外部时钟作为系统时钟：请确保在RCC中正确配置SYSCFGR寄存器，将外部时钟源（HSE）作为系统时钟。相关的代码可能如下： RCC->CR \|= RCC_CR_HSEON; // 开启外部时钟 while(!(RCC->CR & RCC_CR_HSERDY)); // 等待外部时钟就绪 // 配置系统时钟源（HSE） RCC->CFGR \|= RCC_CFGR_SW_0; // 外部时钟作为系统时钟 while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_0); // 等待系统时钟切换完成 // 设置APB1和APB2时钟分频系数等请在代码中进行适当更改，并确保按照规格手册的要求正确配置并初始化外部时钟。 4. 检查引脚连接：请确保将晶振连接到正确的引脚（OSC_IN和OSC_OUT）。如果上述步骤都没能解决问题，那么可能有其他硬件问题，比如连接错误，电源不稳定等。建议再次检查电路连接，引脚状态，以及输入电压等。另外，建议参考STM32官方提供的例程和用户手册，以获取更多关于使用外部时钟的细节信息。

2024-4-12 16:01:49 评论举报 h1654155275.5741