在5bitfifo程序中，输出一次数据后flaga自动拉高，此时flaga不应该处于拉低状态吗？

143 fifo

问答对人有帮助，内容完整，我也想知道答案 0 您好，在5bitfifo程序中，使用端点0x01-0x81，0x01输入数据正常，epswitch切换也正常，0x81输出数据是正确的，但是输出一次数据后flaga自动拉高，此时flaga不应该处于拉低状态吗，这是什么原因引起的，麻烦给一些建议 0 本主题由 Harmony技术专家于 2024-7-2 15:33 审核通过
2024-7-2 07:33:17　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × chm5 该类别下有 7 个回答。邀请回答 zhangminmin 该类别下有 6 个回答。邀请回答发烧友推温针该类别下有 6 个回答。邀请回答南中南该类别下有 6 个回答。邀请回答 uvysdfydad 该类别下有 6 个回答。邀请回答 denxinan 该类别下有 6 个回答。邀请回答敷衍作笑谈该类别下有 5 个回答。邀请回答哎呀2015 该类别下有 5 个回答。邀请回答费加罗该类别下有 5 个回答。邀请回答 efwedfd 该类别下有 5 个回答。邀请回答 hwp0415229 该类别下有 5 个回答。邀请回答 fanB 该类别下有 5 个回答。邀请回答好名字该类别下有 5 个回答。邀请回答 hzp_bbs1 该类别下有 5 个回答。邀请回答 HengDu 该类别下有 5 个回答。邀请回答新星之火12138 该类别下有 5 个回答。邀请回答红粉小Q猪该类别下有 5 个回答。邀请回答 kszdj113 该类别下有 5 个回答。邀请回答剪刀脚该类别下有 5 个回答。邀请回答 ht_liu 该类别下有 4 个回答。邀请回答举报你又知道了相关推荐 • 为什么旗舰和FlagB不工作，而旗舰和旗舰工作呢？ 1512 • ADS1278高精度模式下SPI TDM Dynamic模式DRDY在读取数据后不拉低一直到新的数据产生，为什么？ 172 • STM32的SPI硬件片选会自动拉低拉高吗？ 251 • 请问AD5318_8通道数据传输能否一次性传输8个16位数据 2688 • SCCB协议之接收应答问题 1319 • 裸机NandFlash控制器读取数据只要发送一次地址命令吗？ 2481 • 为什么移植后的NRF24L01模块只能接收一次数据呢 1166 • 浮动GPIO2引脚是如何损坏控制器的？ 190 • 请问2812的SPI主控制器模式时，是不是发送数据之前STE自动拉低，数据发送完成自动拉高啊？这是为什么？ 1869 • 为什么光耦输入端被打开 3486 1个回答

答案对人有帮助，有参考价值 0 为了解决这个问题，我们可以按照以下步骤进行分析和排查： 1. 首先，检查您的代码逻辑。确保在输出数据后，您已经正确地将flaga设置为拉低状态。这可能需要在代码中添加一些条件判断和赋值操作。 2. 确认flaga的初始状态。在程序开始运行之前，确保flaga已经被正确地初始化为拉低状态。 3. 检查是否有其他部分的代码影响了flaga的状态。可能存在一些未注意到的代码段，在执行过程中意外地改变了flaga的状态。 4. 检查硬件连接和电路。确保您的硬件连接正确，没有短路或断路的情况。此外，检查电路设计是否符合要求，以确保flaga能够正常工作。 5. 使用调试工具。如果可能的话，使用调试工具（如单步调试、断点等）来观察程序在运行过程中flaga的状态变化。这有助于找到导致问题的具体原因。 6. 考虑外部干扰。有时候，外部电磁干扰可能会导致信号状态的变化。检查您的工作环境，确保没有强烈的电磁干扰源。

2024-7-2 17:04:35 评论举报甘满盛