[问答]

ADC12DJ3200采样谐波很大的原因？怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 使用ADC12DJ3200自己开发的板子，2.4G采样率，JMODE3，16lane，双通道模式，输入264MHz，-1dBFS单频信号，信号源输出加了低通滤波器抑制谐波，采样分析谐波不到-50dBFS，和数据手册指标相差很大，下图是采样信号，请问这是什么原因导致的？数据手册347MHz，-1dBFS，HD2=-73dBFS 0 本主题由 Harmony技术专家于 2024-11-19 14:13 审核通过
2024-11-19 07:22:27　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 60 个回答。邀请回答 heks 该类别下有 60 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 wang21cj 该类别下有 48 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 45 个回答。邀请回答 fdhsfagd 该类别下有 43 个回答。邀请回答颜刚YanG 该类别下有 43 个回答。邀请回答 zhhx1985 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 42 个回答。邀请回答风动影随该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答深海零下一度1 该类别下有 40 个回答。邀请回答 kghfh 该类别下有 40 个回答。邀请回答 ufydsyfsf 该类别下有 39 个回答。邀请回答 lifei639156 该类别下有 39 个回答，其中被选为最佳答案 1 次。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答举报刘艳相关推荐 • 能否在纯fpga上通过verilog实现SPI控制器去配置adc12dj3200？ 110 • 在板卡上对ADC12DJ3200芯片进行调试，SDO口一直是高电平，为什么？ 57 • 请问ADC12DJ3200EVM可以搭配Xilinx ZCU111开发板使用吗？ 119 • ADC12DJ3200直接用sysref可以吗？ 68 • 更换FT4232之后ADC12DJ3200EVM板卡USB连不上怎么解决？ 28 • 用FPGA采集的原始数据导入waveVision和matlab中分析，发现2、3次谐波幅度很大，是什么原因导致的？ 275 • ESP32内部的ADC采样误差很大是什么原因导致的？ 345 • ADC量化位数只有两位，将采样结果做FFT分析后，发现二次谐波的幅度最大，请教是什么原因造成的？ 66 • stm32的ADC采样有问题不明？ 2437 • stm32I4，adc采样问题 7092 1个回答

答案对人有帮助，有参考价值 0 根据您提供的信息，ADC12DJ3200采样谐波很大的原因可能有以下几点： 1. 信号源问题：虽然您提到信号源输出加了低通滤波器抑制谐波，但可能滤波器的性能不足以完全抑制谐波，导致谐波仍然存在。 2. 采样时钟问题：采样时钟的稳定性和精度对ADC的性能有很大影响。如果采样时钟存在抖动或不准确，可能会导致谐波增加。 3. 电路设计问题：在您的开发板设计中，可能存在一些电路设计问题，如电源噪声、地线布局不合理等，这些问题可能导致谐波增加。 4. ADC性能问题：虽然数据手册上给出了-73dBFS的指标，但实际应用中，ADC的性能可能会受到各种因素的影响，导致实际性能与数据手册上的指标有所差距。为了解决这个问题，您可以尝试以下方法： 1. 优化信号源：检查低通滤波器的性能，确保其能够充分抑制谐波。如果需要，可以考虑更换性能更好的滤波器。 2. 优化采样时钟：检查采样时钟的稳定性和精度，确保其满足ADC的要求。如果需要，可以考虑使用更高精度的时钟源。 3. 优化电路设计：检查您的开发板设计，确保电源、地线等布局合理，以减少噪声对ADC性能的影响。 4. 调整ADC设置：根据您的应用需求，调整ADC的工作模式、采样率等参数，以获得最佳的性能。 5. 软件处理：在软件层面，可以尝试对采样数据进行滤波处理，以降低谐波的影响。通过以上方法，您可以尝试解决ADC12DJ3200采样谐波很大的问题。如果问题仍然存在，建议您联系芯片制造商的技术支持，以获取更专业的建议。

2024-11-19 18:04:46 评论举报凤求凰