完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
20524
|
每个模块都生成symbol，然后建一个原理图文件 调入symbol进行连接 这个最简单了
|
|
|
|
|
|
正在学习，膜拜楼上
|
|
|
|
|
|
|
|
|
2013-6-7 22:44:29
评论
|
|
|
原件例化语句 可以由原理图直接生成的 所用还是原理图方便 做testbenth 的时候还是要用.v文件的
|
|
|
|
|
|
我觉得还是例化好吧，模块多了信号多了原理图就有点复杂
|
|
|
|
|
|
用顶层.v对这两个模块例化就可以啊。
|
|
|
|
|
|
生成Symnbol最简单直观，链接好后，还可以再生成Verilog代码保存，便于兼容
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1307 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1038 浏览 0 评论
2382 浏览 1 评论
2087 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2349 浏览 0 评论
1864 浏览 49 评论
6006 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
8357
