1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
原理图再次打包时,某个添加了subdesign_suffix的原理图模块内部的网络名被添加了和模块的subdesign_suffix相同的后缀序号,比如某个原理图模块的subdesign_suffix属性设置为41,打包原理图后,所有未加输入输出端口的内部网络名的后面被增加了_41的属性,这个属性名在occurent模式下显示为$pnn.
而且不是所有添加了subdesign_suffix的原理图模块都会发生这种情况。替换出问题的原理图模块重新打包,还是一样。 求高人指导! |
|
相关推荐
|
|
5388 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78702 浏览 323 评论
5567 浏览 1 评论
32395 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15715 浏览 11 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 23:11 , Processed in 0.552796 second(s), Total 69, Slave 51 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号