[问答]

Implement Design 出错

9808 design

问答对人有帮助，内容完整，我也想知道答案 0 请问在调用FIFO时出现了下错误，是什么原因? 在synthesize 通过了，在Implement design 出错. . ERROR:NgdBuild:604 - logical block '*/u2' with type 'fifo' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'fifo**' is not supported in target 'spartan3e 0
2013-8-12 16:18:15　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报火箭_1991 相关推荐 • 我用quartus设计ccd驱动电路的时候又出错了 5053 • 时序仿真的时候关于map没有报错但突然终止的问题 2386 • 保存模块在Vivado中的位置 3130 • 运行synth_design时出现警告 23237 • S32 Design studio for power architecture 2.1在Windows上安装失败怎么解决？ 281 • 使用modelsim进行仿真出错 23044 • implement时资源不够的错误（新人求助） 15956 • 陷入VIvado 16.4的第3阶段初始路由 1367 • Picoblaze KCPSM6出错 3242 • 如何制作RTL原理图 4432