1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我用的是SiP系统封装设计组件,现在想得到reports中的 tsetprep report,但是不知道怎么添加测试点
PCB Editor组件里在manufacture/tsetprep中可以自动或者手动添加的,但是在SiP中的manufacture菜单下没有testprep选项,所以就不知道该怎么添加 而用PCB Editor打开.sip的文件很多功能也没法用,包括manufacture菜单(呈灰色) 有直接添加测试点生成这个报告的方法就最好了,没有的话另一个思路就是怎么能把.sip的文件转换成.brd的文件,这样的话就能使用PCB Editor里的manufacture菜单了跪求大神解答,成功解答必有重谢 |
|
相关推荐
2个回答
|
|
{:4:}{:4:}
|
|
|
|
{:11:}{:11:}{:11:}
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5122 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78330 浏览 322 评论
5560 浏览 1 评论
32268 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15588 浏览 11 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 02:56 , Processed in 0.557390 second(s), Total 73, Slave 57 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号