完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
18768
|
这个问题我遇到过，不过是DDR2的phy_init_done一直拉不高，觉得它死在那个状态的原因是DDR2 IP核初始化过程会有验证过程，如果验证出错就认为初始化没有完成，所以就死在那个状态一直在验证。
首先你要确认DDR2 IP 核上的所有信号是否都用到了，我当时有过因为DM引脚没有分配造成初始化无法完成。 然后就是确认硬件没有问题，例如DDR2芯片是好的，电压是正常的等，我当时因为DDR2 芯片有过问题，一直不能初始化完成。 |
|
|
|
|
|
我这个是按着他给的例子来弄的，像必须用到的引脚我都分配了，本地的信号有没用到的我就没接出来，像local_refresh_ack,还有就是直接在里面拉低或拉高，这些我觉得都应该不是照成这个结果的原因，像你说的硬件问题，因为硬件电路不是我做的所以就不得而知了
|
|
|
|
|
|
生成核的时候给的例子按理说可以验证你的设计对不对，但是吓到板子也是这个问题
|
|
|
|
|
|
您好！请问你的DDR3初始化问题解决了吗？是哪里出问题了呢！我也是这个问题 解决不了，下载到KC705开发板上后，初始化信号一直无法拉高，管脚啥的分配全是严格按照开发板原理图设置的。。。谢谢！急求答案哇 
|
|
|
|
|
|
上电之后，加一个延时1000个clk的复位信号试一下，复位ddr ipcore的。另外你可以再测试下，ddr的参考时钟是否正确。
|
|
|
2015-11-6 22:47:23
评论
|
|
|
您好！按照您说的试了一下，延时1000个mmcm clk 确实使初始化信号拉高了，但是500个跟2000时钟延迟都行不通，这是为什么呢 |
|
|
|
|
|
真没有碰到过，还需要延时１０００个ｃｌｋ，我的都能拉高啊。。。
|
|
|
|
|
|
你好，我现在也在用stratix iv芯片做DDR3，QDR II控制，local_init_done信号也是没有拉高，请问你之前的问题解决了吗？还有硬件配置有哪些要求？现在做项目，已经改了好几版了，很急。看到的话能加个QQ好友，一起讨论下吗？我的qq号865878095，解决问题有红包。多谢了！
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1472 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1067 浏览 0 评论
2556 浏览 1 评论
2245 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2515 浏览 0 评论
1962 浏览 54 评论
6032 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3609
