完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3342
|
本帖最后由 psi1023 于 2014-4-26 20:27 编辑
设计一个cpu。 每个模块编译仿真都是正确的，但采用原理图输入法连在一起后，再检测仿真时对模块的输出检测总是错误，例如节拍器状态转换，本来顺序是100，000，111但现在变成100，XX1，XXX 请问这是为什么？？非常感谢 
0
|
|
相关推荐
4个回答
|
|
|
出现xx的原因是这几位状态不确定，你在放大视图，看看两个数据之间是不是含有有效的数据在其中。
|
|
|
2014-4-30 14:21:18
评论
|
|
|
谢谢。我再仔细瞅瞅，我自己又重新连接了一遍，这次仿真没有出现XX，但原来的原理图仿真之后还是出现，两图对比！看起来没啥区别
|
|
|
|
|
|
老师您好，我又来请教问题了！ 我用VHDL设计cpu，然后现在调用LMP_RAM模块，里面放初始数据，单独仿真时输出写入都正常，但连入整体图时，再检测输出却总是为零，也就是没输出 如果可能您留个邮箱，我把我把现在做的发给你，您帮忙看一下 |
|
|
|
|
|
呵呵，互相学习了。我的邮箱是 youzizhile小老鼠163.com, 欢迎交流 |
|
|
2014-5-4 21:43:45
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1307 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1038 浏览 0 评论
2382 浏览 1 评论
2087 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2349 浏览 0 评论
1868 浏览 49 评论
6007 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
5726
