1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
OrACD capture cis 使用中问题:通过CIS网络抓取功能获得元器件老出错:
如图所示,老提示 cannot place part outside of Capture CIS q求大神指教啊!!!
|
|
相关推荐
|
|
这个功能其实不怎么好用,本来元件也不多,自己画也不会很麻烦,过于注重软件使用,小心舍本逐末
|
|
|
|
|
|
5181 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78373 浏览 322 评论
5561 浏览 1 评论
32297 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15621 浏览 11 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 18:29 , Processed in 0.580185 second(s), Total 70, Slave 52 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号