完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
5567
|
菜鸟求助！！ 为了将一个32位数组中的内容缓存到一个8位数组中，代码如下。 reg [7:0] BF [15'h7fff:0]; for(j=0,i=0;j<192;j=j+1) begin BF<=data[31:24]; //data是这个数组reg[31:0] memory [13'h1fff:0]的值 BF[i+1]<=data[23:16]; BF[i+2]<=data[15:8]; BF[i+3]<=data[7:0]; end 这个for循环应该怎么改，才能仿真 Error：（vlog-60）Enhanced FORloop is not enabled for verilog 
0
|
|
相关推荐
4个回答
|
|
回帖奖励 +3 分积分 |
|
|
|
|
|
修改后出现这个错误 Error (10839): Verilog HDL error at register.v(23): declaring local loop variables is a SystemVerilog feature 有其他语句可以实现这个功能么？ |
|
|
2014-5-27 21:59:54
评论
|
|
|
要不，把i=0搬到外面试试？
|
|
|
2014-5-28 21:16:33
评论
|
|
|
你这个程序怎么看起来这么像C语言的，都没有有关时钟驱动的语句啊
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2376 浏览 0 评论
1878 浏览 49 评论
6017 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
1209
