1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
目前在做一个视频传输的项目,由分机板传输视频数据给主机板。现在写的分机板上面的程序,传输分为上行和下行,上行传视频,下行控制。我把上行模块写好以后视频能清晰显示,但是加上下行模块之后视频就不清晰了。上下行除了时钟有公用端口意外其他的都不相同。时钟为20M,PLL倍频后60M用来传上行,20M用来传下行。现在已经用timequest约束了,然后把上行模块用logiclock也约束了。可是依然是加上了下行模块后视频有噪点,而且下行模块不分配物理引脚也是一样有影响。各位能帮忙分析一下下吗?时序或者资源哪里的问题吗。
|
|
相关推荐
2个回答
|
|
时序和资源你看综合报告和时序分析报告就能知道。你上下行用的同一个通道?上行下行速率多高?60M你能综合过,跑20M肯定不会出时序问题
|
|
|
|
既然是到了板级的实测, 那就要假设功能仿真没有问题. 不知道是否做过完整的功能仿真. 然后再考虑时序和约束问题, 约束命令写的对不对, 有没有可能出现FIFO overflow 或者underflow的问题, 可以考虑加指示灯进行关键位置的test指示 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2376 浏览 0 评论
1873 浏览 49 评论
6009 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 13:57 , Processed in 0.369333 second(s), Total 41, Slave 35 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号