大家好，在这一节中，我们主要通过点LED灯这个小实验来学会基于
FPGA开发的基本流程和一些简单的编码规范，从最初的建立工程、设计输入到最后的
仿真、下板。点点滴滴中，收获我们的第一颗果实，踏上FPGA设计之路。
首先，我们需要新建一个工程文件夹，而且该文件夹的命名和所在的路径绝对不能包含任何中文或中文字符，在这里，我们把它命名为led_learn。
接下来，我们需要对quartusII软件进行操作，完成设计：
1. 打开quartusII 界面，如图所示：
按照工程向导，新建一个工程，点击
点击Next,出现下图所示界面
设置工程路径、工程名称
点击Next,出现下图所示界面
点击Next,出现下图所示界面
选择器件如下
点击Next,出现下图所示界面
选择仿真工具和语言
点击Next,出现下图所示界面
点击Finish
至此，工程文件的建立已经完成，接下来，我们需要完成设计输入环节，点击file->new,并选择Verilog HDL File
点击OK
实现按键控制LED亮灭，输入代码如下
按快捷键Ctrl+S，保存当前设计，文件名必须和顶层名称一致
文件具体代码如下：
设计输入完成，接下来，我们应该编写测试代码，验证设计正确性，同样的步骤，新建一个verilog hdl file ,输入如下代码
接下来需要做一些设置，告诉编译器，什么是需要综合的
电路，什么只是测试平台
如上图所示，选择工程，点击右键，选择set
ting,弹出下图
选择左侧栏中的Simulation
选择
点击
点击New
输入测试代码模块名称
然后选择
添加对应的tb.v文件
点击add
点击OK退出，按快捷键ctrl+L,全编译整个工程
完成全编译，我们就可以直接调用modelsim进行仿真了点击 查看前仿真波形，弹出如下界面
点击停止键 ,结束仿真
此时我们可以把原有波形删掉
把想要观察的模块添加到波形观察窗口
所有选中信号，点击右键，Group
弹出如下界面
我们填写模块名
点击OK退出，可以看到信号分组成功
信号选中以后，点击右键还有许多其他设置，比如更改数值显示的格式（二进制、十进制等等）如下图所示
波形设置以后保存，会默认生产wave.do 文件
默认即可，点击OK退出
在下方的指令窗口输入restart 按回车键先刷屏，然后输入run0.1ms modelsim就会运行0.1ms
仿真没有问题，说明代码逻辑可能正确，接下来就需要分配管脚，为“下板”做准备，咱们最后的作品必须是能在
开发板上正确运行才算结束。
打开quartusII软件，点击pin planner选项
根据开发板提供的tcl脚本文件或规格书，在location位置填入对应管教号即可
然后再进行一次全编译，即可生成对应的网表电路，可以下载到开发板，连接开发板，打开下载界面点击
点击 ，添加需要下载的sof文件或者pof文件
点击 ，出现如下界面说明下载成功
|
0
/6
工商网监
湘ICP备2023018690号
2185
淘帖
