1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
reg [7:0] temp;
reg [7:0] temp1; always@(posedge clk or negedge rst_n) begin if(!rst_n) temp1 <= 0; else temp1 <= Bina_img_in; if(temp1 > 124) temp <= 255; else temp <= 0; end assign Bina_img_out = temp; endmodule 请问一 上面这段代码仿真出来的波形图怎么是这样的 不是时钟上升沿才处理吗? Bina_img_in应该往后推半个周期才对啊? 而且Bina_img_out应该是同步输出才是 怎么延后了一个半周期呢??求高手告知!!!
|
|
相关推荐
1个回答
|
|
我感觉会不会是引入两个temp变量后 引起的??
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1472 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1067 浏览 0 评论
2556 浏览 1 评论
2245 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2515 浏览 0 评论
1958 浏览 54 评论
6032 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 23:47 , Processed in 0.721222 second(s), Total 75, Slave 56 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号