1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本帖最后由 青青子衿啊 于 2015-4-18 19:44 编辑
原理图感觉没问题,就是网表导入总是出错。。。。求教该怎么办啊。。。 还有为什么下载下来的brd打开都是空白的啊?该怎么解决? Cadence Allegro SPB16.5
|
|
相关推荐
4个回答
|
|
帮顶。。。。。。
|
|
|
|
我也碰到了···求解···
|
|
|
|
找不到封装,请修改封装路径。
|
|
|
|
把你自己的库加到这里面去:Setup——》user preferences——》paths——》Library——》padpath&psmpath!
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5108 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78322 浏览 322 评论
5560 浏览 1 评论
32262 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15580 浏览 11 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 13:02 , Processed in 0.544012 second(s), Total 77, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号