1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
同上,如何用fifo ip核作延时输出数据,想输入一组数据,大概300个,clk上升沿输出一个,想延迟128个数据输出的时间后,将这一组数据通过fifo输出,求大神指点代码该怎么写,大概知道例化是这个样子,但是不知道怎么控制这些量。急求。。。。
FIFO U1( .dataa(count), .clock(clk), .wrreq(wrreq), .rdreq(rdreq), .full(full), .empty(empty), .usedw(usedw), .q(count_D) ); |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1307 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1038 浏览 0 评论
2382 浏览 1 评论
2087 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2349 浏览 0 评论
1864 浏览 49 评论
6006 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 15:46 , Processed in 0.412442 second(s), Total 67, Slave 51 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号