完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
15605
|
学习allegro 16.5 进行时，扇出使用的过孔问题请教，麻烦大家给答疑一下。 谢谢了，祝大家劳动节快乐。 看了于博士的视频，4层的板子，对BGA器件进行了扇出操作。 1：为什么信号引脚和电源引脚扇出时，使用了相同的过孔？ 是否针对不同的引脚，应该扇出到不同的层，比如，电源引扇出到电源层，地引脚扇出到地层。 2：看到扇出使用的过孔是VIA60_35_95, 打开了pad查看VIA60_35_95左图，没有Flash焊盘，是不是说，这个过孔不会连接到Power和GND？ 中图via在GND和power层都使用了Flash 焊盘ab00，是否说明这个过孔会连接到GND和power层？ 打开ab00.dra文件，发现不是十字焊盘，圆形代表全部连接到内电层吗？ 
|
|
相关推荐
7个回答
|
|
|
大家都还在休假吗，
|
|
|
|
|
|
咱们可以交流一下，我正在学，留下联系方式
|
|
|
|
|
|
哦，对了，我也是新手
|
|
|
|
|
|
你好，我现在正在学习ALLEGRO，有几个问题不是很理解，能留个联系可以请教一下吗？总是出现一个DRC错误：Thru Via to Via Keepout Spacing，这个是什么原因
|
|
|
|
|
|
5#
你好，我现在正在学习ALLEGRO，有几个问题不是很理解，能留个联系可以请教一下吗？总是出现一个DRC错误：Thru Via to Via Keepout Spacing，这个是什么原因 |
|
|
|
|
|
你好，我现在正在学习ALLEGRO，有几个问题不是很理解，能留个联系可以请教一下吗？总是出现一个DRC错误：Thru Via to Via Keepout Spacing，这个是什么原因。
|
|
|
|
|
593009975 发表于 2016-12-13 14:08 通孔和通孔的距离太近 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
5108 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78322 浏览 322 评论
5560 浏览 1 评论
32262 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15580 浏览 11 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
11768
