[问答]

累加器verilog语言编程问题

11427

问答对人有帮助，内容完整，我也想知道答案 0 刚刚接触FPGA，编程方面也不是很擅长。今天做了一个累加器的verilog编程，仿真波形图一直出错，想请大神指教一下错误的原因，十分感谢！我要实现的累加器功能是：连续输入几百个gary_value，每满15个gary_value输出一个累加结果，同时累加器清零。我写的代码如下： module accumulator (clk, rst_n,a_en,gary_value,accumulation); input clk, rst_n; input a_en; //累加启动使能，高有效 input [7:0] gary_value; output [15:0] accumulation; reg [15:0] accum_i; reg[5:0] accum_k; reg [15:0] accumulation; always @ (posedge clk or negedge rst_n) begin if (!rst_n) begin accum_k <= 0; accum_i <= 0; end else if(a_en) begin if(accum_k==8'd16) begin accumulation <= accum_i; accum_i <= 0; accum_k <= 0; end else if(accum_k!=8'd16) begin accum_i <= accum_i + gary_value; accum_k <= accum_k+1; end else accum_k <= 0; end end endmodule 0
2015-5-23 20:09:34　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 nannanbao2 相关推荐 • 控制累加器 1752 • FPGA实现NCO中相位累加器的输出和查找表地址什么关系？ 5345 • 51单片机怎么用汇编语言把累加器A中的数据移入到P0.0中，不影响p0口其他的口 7385 • 51单片机只有对累加器操作的指令会影响Z（结果为零）标志吗？ 2378 • CORDIC算法求助 4219 • 累加器ACC与标志寄存器问题 4626 • 若累加器中值为 1的位数是奇数 ,则 P置位 (奇校验);否则 ,P清除--------这句话要怎么理解， 2215 • 求累加器B的结果是怎么计算出来的？ 1741 • dds相位累加器没有提高采样频率 1463 • 可以像累加器那样使用计数器吗？ 1545