完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
如图想用Modelsim仿真整个系统，但是不太会用verilog做testbench，在testbench里调用各个模块，但是调用的时候又调用不完输入端口，只用到部分，仿真系统提出太少端口警告，被调用模块无相应的输入。怎么破
0
已退回20积分
|
|
相关推荐
5个回答
|
|
|
顶下啊，求大神
|
|
|
|
|
|
|
|
|
|
|
|
现在直接调联两个软件可以进行GATE level仿真了，速度超慢的，但是之前还遇到个问题，按图里连接的模块使用自动生成的Verilog 在Modelsim里编译时不通过的，提示多个端口没有声明是为什么呢？
|
|
|
|
|
|
Error: Can't synthesize current design -- Top partition does not contain any logic自动生成的Verilog 提示这个错误，没有任何逻辑我就没搞明白这是咋回事
|
|
|
|
|
|
多输入的那个粗线，不能用只输入一位的输入端连接，换输入端吧，很明显的，你底下3个输入端是细线的，你想要的是粗线的，应该可以点开修改输入端位数
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2408 浏览 0 评论
1882 浏览 49 评论
6018 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5088
评论
淘帖
4397
