1 ISE14.7与MODELSIM-SE10.1a联合仿真出现无法解决的问题 - FPGA|CPLD|ASIC论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛! - 德赢Vwin官网

发帖

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

[问答]

ISE14.7与MODELSIM-SE10.1a联合仿真出现无法解决的问题

8593

问答对人有帮助，内容完整，我也想知道答案 0 电脑操作系统xp 按照网上的教程，对ISE的库进行了编译，仿真软件路径设置也都设置好了，tb编写也没有语法问题，前一段时间好使，不知道什么时候，开始出现如下问题，怎么仿真都是下面的报错。求大神指点迷津。 0
2015-7-14 11:45:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报 1935038749 相关推荐 • 关于ISE14.7联合modelsim仿真出现的问题 5483 • 学习FPGA时使用软件遇到的2个问题 4886 • modelsim se 10.1a跟modelsim se 10.1c有什么区别 9515 • quartus13.0和modelisim SE 64 10.1c联合仿真出错 4536 • 安装Modelsim SE 10.1a 破解版本 4099 • Modelsim 仿真问题 “unisim” Does not exist 12605 • 制作edk库时出错 1954 • Modelsim SE 10.1的安装步骤 3795 • ISE12.4 是否支持modelsim10.1a 2950 • ise和modelsim联合仿真每次修改都要重新启动modelsim吗 4041 2个回答

答案对人有帮助，有参考价值 0 你建立的模块和实例化的模块在端口上不一致，有个检测哪个端口不一致的方法是：首先如果有多个实例化，把其他实例化全注释掉，只留一个实例化，看还有没有这个问题，找出是哪个实例化出现了问题；然后把实例化端口只保留一个、两个、···，判断是哪个端口出现了问题；最后就是看为什么这个端口有问题了：可能是实例规则写错了，比如.en(en_t)，en是你实例化模块的端口，en_t是你顶层模块端口；也有可能实例化模块端口和顶层模块端口的数据类型定义错了

2015-7-14 13:40:28 评论举报刀马旦

答案对人有帮助，有参考价值 0 刀马旦发表于 2015-7-14 13:40 你建立的模块和实例化的模块在端口上不一致，有个检测哪个端口不一致的方法是：首先如果有多个实例化，把其他实例化全注释掉，只留一个实例化，看还有没有这个问题，找出是哪个实例化出现了问题；然后把实例化端口只保留一个、两个、···，判断是哪个端口出现了问题；最后就是看为什么这个端口有问题了：可能是实例规则写 ... 我的测试代码是这样编的，很简单，不会有错，我觉得是软件上连接上的错误。因为以前一直好使，现在不管什么仿真代码，都是报同一个错误。 module modelsim( input clk, input rstn, input [7:0] a, output reg [7:0] b ); always@(posedge clk or negedge rstn) if(!rstn) begin b<=8'h00; end else begin b<=a; end endmodule module modelsim_tst; // Inputs reg clk; reg rstn; reg [7:0] a; // Outputs wire [7:0] b; // Instantiate the Unit Under Test (UUT) modelsim uut ( .clk(clk), .rstn(rstn), .a(a), .b(b) ); initial begin clk=0; forever #5 clk=~clk; end initial begin rstn=0; #100 rstn=1; end initial begin a=8'h01; #25 a=8'h02; #25 a=8'h03; #25 a=8'h04; #25 a=8'h05; #25 a=8'h06; #25 a=8'h07; #25 a=8'h08; end endmodule 复制代码

2015-7-14 16:07:29 评论举报 1935038749

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

精选推荐

通过vivado来实现串口通信（Verilog语言）

1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4

1041 浏览 0 评论
如何使用CAN通信如何实现对变频器的控制？

2408 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

2376 浏览 0 评论

热门帖

高速总线背板设计

1874 浏览 49 评论
新技术VPX VME64总线介绍

6010 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

德赢Vwin官网网

德赢Vwin官网论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航