1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
各位大侠,小弟CPLD/FPGA新手,遇到烧录不保存问题,详细描述如下:芯片型号:Altera MAX V 5M160ZE64
Quartus版本:Quartus II 14.1 问题描述: 1、使用USB-Blaster将编译好的程序下载到CPLD中,下载时选择了CFM和UFM如下图1所示: 2、下载完成后CPLD正常运行起来了,各项功能都正常; 3、拔掉JTAG,拔掉CPLD主机板电源; 4、重新给CPLD主机板上电,程序不跑了;如果不拔掉JTAG,CPLD主机板重新上电后程序可以正常执行; 敬请各位大侠帮忙分析问题所在,CPLD难道是断电不保存程序的么?还是需要需要特别设置一些选项? 另外还有个问题:如果想把CPLD的程序烧录到外部E2ROM里面保存,该怎么做? 敬请帮忙分析,不胜感谢!!
|
|
相关推荐
1个回答
|
|
JTAG周边线路图如下图所示:
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1583 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1082 浏览 0 评论
2657 浏览 1 评论
2347 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2620 浏览 0 评论
2053 浏览 55 评论
6049 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 02:12 , Processed in 0.563441 second(s), Total 74, Slave 55 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号