完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
最近不知为何，我的modelsim_ase在仿真时经常出现“Error loading design”的错误提示，但是代码编译是成功的。而且，每次重装之后就不会报错了。求教，这是怎么回事，如何解决。
0
|
|
相关推荐
2个回答
|
|
|
出现这种情况，大多是因为仿真时载入错误的文件或模块所致。
建议LZ可以检查一下下面的内容： 一、INCLUDE预编译命令中所包含的文件是否正确，是否符合要求； 二、测试文件中的实例引用语句中，所引用的模块是否正确。
最佳答案
|
|
|
|
|
刀马旦 发表于 2015-7-30 10:03 我没用INCLUDE，而且代码没有错，而奇怪的是，同样的工程和代码，我只要重装一次软件，再跑一次就不会报错了 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2376 浏览 0 评论
1878 浏览 49 评论
6017 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
20109
评论
淘帖
13297
