[资料]

前辈们传授的经验 EMC 设计参考分享

2015-11-26 09:00:31 10723

0 I. 全面设计方针 1. EMC设计应该在项目开始就介入,要知道需要什么样的性能 2. 将系统分割为危险（噪声）部份和不危险（宁静）部份 (1) 确定哪部份电路会产生噪音或易受干扰，哪部份不会 (2) 把它们放置在尽可能远的独立区域 (3) 选择内部或外部接口点优化共模电流控制 3. 以EMC观念挑选组件和电路 (1) 使用低速和高免疫性的逻辑电路，使用限制反射比率的数据传输接口 (2) 使用好的RF退耦技术，在IC的周边加退耦电容，在电源供给在线考虑使用串联R、L (3) 在CLK电路上适当使用buffer，减少辐射。 (4) 检查宽带放大器的稳定性。 (5) 敏感的模拟输入处加电阻,铁氧体或电容滤波器。 (6) 在每一个微处理器上加入一个看门狗电路 4. PCB Layout (1) 确保适当的信号回流，如果必要的话包括用隔离方式来定义首选地信号回流路径 (2) 敏感电路远离干扰路径，（在中间）增加一个GND平面 (3) 为了最小化GND自感系数，更适宜用一个或多个GND平面，电源平面也是同样道理，但不能使它们交迭。 (4) 高速电流，高的di/dt 或敏感电路，使用最小路面积 (5) 最小化高dv/dt电路节点的表面区域，不要允许任何漂浮的导电区域，确定铺铜都是有连接的 (6) 最小化路径和组件引线长度 (7) 放置滤波器在它们的临近接口上，危险电路远离GND平面边缘 5. Cables (1) 避免信号线和电源线平行走线 (2) 信号线和连接器使用适当的屏蔽层 (3) 为了平衡电磁场或高速di/dt ，可以适当双绞Cable (4) 在机箱里，Cable要远离孔、缝，紧密接触GND结构 (5) 确保屏蔽线完全地连接到Connector，避免猪尾巴 (6) 高速信号线要端接恰当的阻抗来匹配 6. GND (1) 尽量保持GND层的完整性，在GND参考平面上不要有分割 (2) 在产品定义阶段就要设计和加强GND系统 (3) GND系统应当做电流回流路径，而不仅仅是0V参考 (4) 确保屏蔽层，连接器，滤波器，等等的适当连接 (5) 确保连接方法在不利的环境中不会恶化 (6) 在有电连接的区域不要喷漆 (7) 保持短的接地连接并定义几何结构 (8) 避免共地阻抗 (9) 为所有接口提供一个退耦的干净GND区域。 7. 滤波器 (1) 应用最优化的主滤波器 (2) 过滤所有I/O线，使用电容接到宁静的GND和common mode choke任选一个或组合 (3) 直流电源输入的每个滤波器使用Pi滤波器 (4) 确定每个滤波器都有一个好的GND回流 (5) 在干扰源处应用滤波器，比如：开关或发动机 (6) 滤波器组件的布线和联合配线或途径，都值得注意 8. 屏蔽 (1) 根据有影响的频率范围确定屏蔽线的类型和长度 (2) 敏感区域或噪声区域放入额外的内部屏蔽器 (3) 在屏蔽器里避免大的或引起共振的孔，减少它们的尺寸 (4) 确保独立面板沿着接缝有良好的搭接 9. 在设计的进程上，不断地测试和评估EMC II. 机构设计检查清单 1. 屏蔽 (1) 使上层金属盖和下层金属盖尽可能大尽可能完整 ; (2) 在机箱结合部份周围将上盖和下盖连接起来, 至少每15mm设置一个凸点 ;(规则 : λm/20) (3) 用能将金属机箱做良好电性连接的金属材料屏蔽机箱的每一处缝隙 ; (4) 任何缝隙, 开孔, 通风孔要尽量小. (<15mm). 最好是用圆形孔. (5) 用很多小通风孔代替少量大通风孔. 屏蔽效能可以用下面公式估计 : n为孔的数量 (6) 应使I/O支架和顶层金属机箱, 底层金属进行牢固地电性接触, 最好是使用螺丝连接 ; (7) 使有金属外壳的I/O连接器与I/O支架电性连接良好. 2. 接地 (1) 在机箱上不能有任何浮动金属部份, 这样当对浮动金属部份静电放电时,会导致静电问题 ; (2) 将螺丝孔频繁地散布在PCB上 ; (规则 : λm/20) (3) CPU散热片应该通过至少4颗螺丝(穿过PCB)接地到金属机箱 ; (4) 内部设备例如 : 硬盘, 软盘和光驱的安装铁架应该至少有2个点接地到金属机箱. 检查这些设备连接器部份的导电是否连续 ; (5) 例如适配器板, 调制解调器板和充电板等子板需要通过至少3颗螺丝接地到机箱 ; 3. 线缆走线 (1) 尽量缩短内部线缆的长度, 例如扬声器, 听筒, LAN, 整流器和LCD互联机缆 ; (2) 使内部线缆走线靠近金属机箱或者金属铁架, 而不要跨在PCB上 ; (3) 给有可能成为EMI天线的特定线缆预留空间来加磁环 ; (4) 仔细设计和生产关键线缆和连接器,例如LCD线缆 ; (5) 差分对线要紧紧绞起来, 线缆的屏蔽层应该和连接器金属外壳连接起来. Ⅳ.PCB layout design checklist 1. 布局 (1) 时钟发生器应该放置在离板边至少5厘米的地方，这样可以避免ESD和发射干扰问题 (2) 时钟发生器应该保持在离I/O区域至少5厘米的地方 (3) DIMM槽，时钟发生器，CPU，南桥，北桥这些高风险的干扰源和外部I/O接口之间，划出至少5厘米的隔离区 (4) ATX连接器和所有内部的1394，USB，audio，IDE连接器不能放在时钟发生器旁边，保持至少5厘米距离 (5) 所有I/O接口的芯片要尽可能近地放在I/O接口旁，优先级从高到低地排列是LAN phy，SATA，Audio，DVI，super I/O (6) ATX连接器和audio GND保持至少1000mil的距离，这样可以避免电源噪声耦合到audio输出接口 (7) 不要使用VGA和串口堆栈的连接器，以避免VGA噪声耦合到串口上 2. 外部I/O接口 1. USB (1) 所有信号线均参考GND走线 (2) 所有信号线均不能跨过参考层（GND或电源VCC层）上的任何壕沟 (3) 在连接器附近预留common choke(0805尺寸, 与0奥姆排阻共放位置) (4) 在连接器附近预留ESD防护二极管（6pin TVS IC） (5) USB信号线不能靠近任何时钟线 (6) 在USB信号线换层（改变GND参考层）过孔旁加GND影像孔 (7) 检查差分对信号线的宽度和间距，遵循3W规则 (8) 信号线不能太靠近电源平面，如12V或VCORE（宽带耦合） (9) USB +5V电源线/平面上，在靠近连接器的一侧预留至少一个去耦电容（0.1uF） 2. LAN (1) LAN信号线的长度应该越短越好（<3000mils），LAN chip/phy靠近连接器安放 (2) 所有信号线均参考GND走线 (3) 所有信号线均不能跨过GND或电源VCC层上的壕沟 (4) 任何LAN信号线不能靠近任何时钟线 (5) 检查LAN差分信号线的宽度和间隔是否一致 (6) 差分对终端组件要直接安装在芯片旁 (7) 在LAN chip周围预留一些电源层（LAN chip下面）去耦电容（0.1uF） (8) C（0.1uF）- L(120-600Ω/100MHz)滤波器应连接在LAN chip芯片端的各根电源在线 (9) LAN信号线换层的地方，GND地过孔应尽可能地靠近信号线过孔 (10) LAN chip晶振下方或旁边不能走任何线，包括电源线 (11) LAN chip晶振下方应该铺地, 并且有地过孔; (12) 为各种LED灯和一些附属线，在连接器旁预留去耦电容（470p） 3. Audio (1) C(47~1000p)- L(120-300Ω/100MHz)滤波器应放置在连接器端的各根audio信号在线；C靠近连接器端，L靠近芯片端 (2) 所有信号线不能靠近任何时钟线 (3) 检查信号线的路径，所有audio信号线均参考AGND走线 (4) 在I/O和audio芯片端，AGND和GND之间应有GND回路（搭桥），可以预留0Ω电阻或一个电容或一根线（30-50mil宽） (5) 进入audio chip的走线不能靠近任何时钟线，避免audio chip感应时钟噪声并通过audio走线从I/0口辐射出来 (6) Audio chip获得产生于南桥的bitclk，会引起24.576MHz谐波干扰；在进入audio chip的3V和5V电源在线加一个C-L滤波器，来消除噪声 (7) 检查audio口I/O区域，放置1到2颗0Ω电阻作为AGND和GND的回路 (8) 打尽可能多的过孔连接不同层上定义的AGND (9) ATX连接器不能靠近audio线或audio地，否则会在audio输出口产生大量可听见的噪声 (10) Audio连接器应通过GND fingers与chassis连接，这对辐射和ESD防护尤为重要； (11) 在不同层上定义AGND时，AGND平面上的壕沟各层方位一致 4. PS2 keyboard，mouse (1) 所有信号线均参考GND走线 (2) 在连接器端，应有C(150p排容)-L(bead120Ω/100MHz)滤波器和排阻（75Ω）与各根信号线连接 (3) 信号线不能靠近噪声风险高的时钟，VGA，USB线 (4) PS2连接器的+5V电源线应有一个去耦电容（0.1u） 5, 打印机 (1) 所有信号线贯穿全长都要参考地走线; (2) 信号在线应该串入22Ω的排阻, 并在信号末端放置150~330pF的排容; (3) 所有信号线不能离任何时钟信号和高噪声信号例如VGA, USB太近; (4) 如果信号参考的VCC平面同时也是时钟线参考的, 那么沿着信号线应该预留VCC平面去耦电容; (5) super I/O芯片检查, 在芯片端检查super I/O 48M和super I/O PCI 终端电阻电容; (6) 检查super I/O 48M和super I/O PCI 33M时钟信号是不是和打印机信号参考相同的VCC平面, 如果是, VCC平面应该预留去耦电容. 6, 串口 (1) 所有串口信号线贯穿全长都要参考地走线; (2) 信号线在连接器端放置150~330pF的排容; (3) 信号线走线不能临近任何时钟信号线; (4) 串口信号线是不是和时钟信号参考相同的VCC平面, 如果是, VCC平面应该预留去耦电容. 7, VGA接口 (1) 所有VGA信号线贯穿全长都要参考地走线; (2) 所有VGA信号线走线不能跨moat; (3) 如果RGB信号变换参考层, 应该在换层位置放置地过孔; (4) VGA信号走线不能临近任何时钟信号线; (5) 地保护线线宽/间距和地过孔应该控制好; RGB信号与地保护线间距大约12mil; 地保护线线宽大约15~20mil; 在两侧地保护在线应该每隔400mil对应地放置地过孔; 并且不能有任何电容连接到地保护在线. (6) 如果RGB走线参考VCC平面, 将参考层部份定义成地平面并且在该平面放置大量地过孔连接到GND层地平面; (7) 在RGB走在线靠近芯片端预留10pF旁路电容; (8) 在VGA连接器端应该放置π型或双π型滤波电路; 并靠近连接器端在Hsync, Vsync, VGA data, VGA clk信号在线放置150pF旁路电容; (9) 任何I/O接口信号走线应该尽量远离RGB信号; (10) 在VGA连接器端预留5V power(一般为VGA connector第九pin)对地去耦电容0.1uF; (11) 在VGA连接器端放置BAV99用作静电防护. 2. 内部I/O接口 1. ATX电源连接器 (1) ATX连接器应该放置在远离时钟信号产生器和任何高噪声芯片, 例如LAN, 南北桥... (2) ATX或12V电源连接器附近或下方不能走时钟信号线, 甚至时钟线过孔也不能有; (3) ATX电源连接器靠近Audio GND或者I/O连接器会导致低频噪声问题, 即使GND是独立的; (4) ATX连接器中每一种电压走线(+5V, -5V, +12V, -12V, +3V)都要至少连接一颗去耦电容(0.1uF); 如果连接到ATX连接器pin脚的不是线而是一个power平面, 至少要放置两颗去耦电容尽量靠近ATX连接器pin脚; (5) PWRGD和PSON#信号应该串联120Ω磁珠或电阻, 并连接470pF电容, 另外不能走在ATX连接器下面(会引起EFT fail); (6) ATX 12V连接器每一条power线都要有连接0.1uF的去耦电容; 2. USB, Audio, 串口 (1) USB接口, 内部连接器(header)远离时钟信号产生器和任何高噪声芯片; 不能有任何时钟信号靠近或者在其下方走线; 预留共轭扼流圈; (2) 在连接器端, 至少预留一颗0.1uF电容给USB +5V power; (3) USB pin header, 如果需要预留6 pin静电保护组件; (4) Audio接口, 将内部连接器下面GND定义成AGND,远离时钟信号产生器和任何高噪声芯片; 不能有任何时钟信号靠近或者在其下方走线; 预留470~1000pF电容和10~300Ω电感组成的C-L滤波器给每一条audio信号; (5) 串口, 内部连接器(header)远离时钟信号产生器和任何高噪声芯片; 不能有任何时钟信号靠近或者在其下方走线; 预留150~330pF排容给每条串口信号滤波用; 3. 其他 (1) PCI-E插槽, 给PCI-E插槽的每条power信号至少预留一颗0.1uF电容; (2) PCI-E插槽, 不能有任何时钟信号走线穿过插槽, 不能有任何I/O信号走线接近PCI-E插槽; (3) 风扇连接器, 每一pin脚预留0.1uF电容对地. 3. 时钟信号产生器和时钟信号走线 (1) 时钟信号产生器距离板边至少要有200mil; (2) 时钟信号产生器距离IDE或者其他内部连接器至少要有200mil; (3) 所有I/O走线应该与时钟产生器保持至少1000mil距离; (4) 对于单端时钟信号线, 在时钟产生器端要有R(22~33Ω)-C(10~15pF)终端电路; 对差分时钟信号, 在时钟产生器端要有衰减电阻(33Ω)和下拉电阻(49.9Ω); (5) 时钟信号产生器的+3V电源必须要有0.1uF的去耦电容, 并且+3V和时钟信号产生器VCC power信号线或平面之间必须要串接1颗磁珠(0805 size, 120~600Ω/100MHz); (6) 时钟信号产生器的每一个power pin要有自己的0.1uF去耦电容; (7) 时钟信号产生器芯片下方top层和bottom层尽量多地加地过孔连接到GND层地, 地过孔要使用多边形形状; (8) 所有时钟信号线贯穿全长都要参考地走线; (9) 所有时钟信号线不能跨任何GND moat或VCC plane moat; (10) 时钟信号线走线不能有太多的参考层变换, 而且不能再I/O芯片例如: super I/O, LAN芯片下面换参考层; (11) 时钟信号线不能沿着板边缘走线, 容易引起RE和ESD问题; (12) 时钟信号线走线不能太靠近参考平面或与参考平面壕沟交迭, 至少与之要有2倍线宽距离; (13) 任何I/O接口信号线不能与时钟信号线平行走线; (14) 时钟信号线变换参考层的过孔位置点应该加入地过孔; (15) 主要的单端时钟信号线例如 PCI 33MHz, 48MHz等在整个走线长度上换层次数不能超过两次; (16) 任何时钟信号线走线不能穿过I/O接口芯片下方, 例如LAN, Super I/O; 也不能有换层过孔在I/O接口芯片下面; 4. DDR槽和power平面去耦 (1) Vtt去耦电容应该和电阻排按交互方式摆放, 这是为了形成一个最短的电流回返路径; (2) 填充在任何层的Vtt电源应该走在旁边DIMM之后, 不能穿入pin脚区域, 这样做是为了保持一个好的回返路径; (3) Vtt电源应该填充在单一层, 而不是走在几个不同层; (4) 在每块电源平面上按不同电压均匀放置去耦电容; 5. 电源VCC平面, 走线去耦 (1) 电源VCC平面作为参考平面要在走线经过的地方放置去耦电容; (2) 在高噪声芯片例如: 时钟产生器, LAN, 南北桥等周围放置一些电源平面去耦电容; (3) 当+12V, +12V, +5V, +3V电源信号线走线穿过高噪声区域时, 应该在这些电源走线末端加去耦电容; (4) 为了抑制Vcore上电源噪声, 应该导入如下的缓冲电路; (5) 连接到去耦电容的联机应尽量短, 这样才能降低自感而形成有效地噪声旁路路径; 6. 地平面和接地 (1) 地平面应该尽可能保持完整, 从而降低自感和地噪声电压; 如果不是特殊条件下, 地平面不能有任何分裂; (2) 任何地平面裂缝宽度应为20mils; (3)多余空间划成多边形地, 并用均匀的地过孔连接所有层, 地过孔越多越好;(有益于ESD 和RE) (4) 将AGND和GND用必要的隔离区域分开; (5) 所有螺丝孔应该牢固地连接到GND层; 在螺丝孔周围地圈至少应该有8颗地过孔. 7. 其他 1. 带按钮或LED灯的小控制卡的ESD预防 (1) 为每条按钮和LED的信号线预留1000pF电容; (2) 在螺丝孔位置敷一圈地, 当锁上螺丝时, 小控制卡的地就会和机箱连接起来; (3) 多余空间划成多边形地, 并用均匀的地过孔连接所有层包括top层和bottom层. 相关课程：http://t.elecfans.com/topic/45.html 7
举报淘帖0 只看该作者相关推荐 • 原子哥能传授点方法或经验吗？ 1125 • 求前辈经验 925 • 产品研发过程中如何进行EMC预测试？试验设备的推荐？ 1440 • EMC整改经验分享 12927 • 单片机初学者：各位大神传授一点自学的经验或方法 3640 • 求前辈们指点 1945 • 求全国电子设计大赛经验传授 2502 • 新手急求前辈们解决我的问题 15 • 求有经验的介绍 2386 • 请教前辈们 1412 5条评论发表评论只看该作者