1 编写的一个模块本来仿真是正确的 但是和另一个模块联合仿真的时候 有一个输出相对延时了很长时间 - FPGA|CPLD|ASIC论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛! - 德赢Vwin官网
发 帖  
[问答]

编写的一个模块本来仿真是正确的 但是和另一个模块联合仿真的时候 有一个输出相对延时了很长时间

3059

捕获.PNG (55.25 KB, 下载次数: )

捕获.PNG
2016-1-17 13:24:23   评论 分享淘帖 邀请回答 举报
6个回答
2016-1-17 13:26:56 评论

举报

2016-1-17 13:27:53 评论

举报

2016-1-17 13:28:52 评论

举报

捕获1.PNG (71.8 KB, 下载次数: 0)

捕获1.PNG
2016-1-17 13:30:53 评论

举报

捕获2PNG.PNG (54.48 KB, 下载次数: 7)

捕获2PNG.PNG
2016-1-17 13:34:35 评论

举报

2016-1-17 13:35:14 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

德赢Vwin官网 网

德赢Vwin官网 论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表