完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3863
|
首先你要记住FPGA是硬件语言，不管是VERILOG还是原理图，都是在搭建电路。如何方便如何来。在搭建简单的电路中原理图直观方便，但是在功能多且复杂的电路图时，verilog简单方便。
最佳答案
|
|
|
|
|
|
一般使用Verilog硬件描述语言编写，对于调用ALTER自带的IP核偶尔用到原理图，其他使用原理图的地方我还没有遇到过
|
|
|
|
|
|
基本原理图方式不用了。。。建议楼主也不用深入学习了，稍微了解一下就行了
|
|
|
|
|
|
非常感谢，我是初学者，谢谢您，谢谢论坛所有热心人 |
|
|
|
|
青竹林 发表于 2016-2-17 18:06 嗯嗯，我在找资料的时候，有例程工程有顶层文件，有的工程是testbench文件，不知道有啥区别，劳烦指教，同时，非常感谢您的回答，谢谢！ |
|
|
|
|
|
我在找资料的时候，有例程工程有顶层文件，有的工程是testbench文件，不知道有啥区别 |
|
|
|
|
|
好的 非常感谢，我在找资料的时候，有例程工程有顶层文件，有的工程是testbench文件，不知道有啥区别，劳烦指教下，谢谢 |
|
|
|
|
|
顶层文件是你的工程文件，是必须要有的，而testbench文件是仿真文件，当你要用Modelsim对你的硬件电路仿真时，就需要编写testbench文件，对于如何编写你自己从网上查，有很多的教程。 |
|
|
|
|
青竹林 发表于 2016-2-18 09:15 谢谢您的耐心指教，非常感谢， |
|
|
|
|
|
都可以，你也可以写完verilog 生成原理图，在原理图上连接模块，或者使用top例化
|
|
|
|
|
|
我也是初学者，到处学习~
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1583 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1082 浏览 0 评论
2657 浏览 1 评论
2347 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2620 浏览 0 评论
2052 浏览 55 评论
6048 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2787
