完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
5344
|
例如，clock=70Mhz, 累加器为16-bit，频率控制字为4096，按公式计算，f0=4096/2^16 * 70 = 4.375MHz。
正弦表为256个点的正弦表 问题： Q1，相位累加器的输出和查找表地址有什么关系，资料里说高M位进行寻址是怎么回事？ Q2： 相位累加器溢出一次的累加次数就是NCO的周期，上面例子中累加次数为16，要把正弦表256个点寻址时addr = addr + 16，这么理解是否正确，怎样实现？ Q3： NCO的性能与相位累加器的位数有关，但与正弦表的精确程度有什么关系，能否采用更小的正弦表。 相位累加器和查找表的地址的关系希望有人写出来，或者写成伪代码更好，最好能按上面这个例子来解释。本人新手，希望大家多多帮忙，谢谢了~~ 
1
|
|
相关推荐
2个回答
|
|
|
第一个问题是因为如果用累加器输出的16位寻址，存储器需要2的16次方个地址单元，为了节约存储器资源，对16位进行高位截断寻址。相位累加器的输出经过查找表函数输出正、余弦波。正弦表256个点应该是取了高8位进行的寻址。
第二个问题，如果你是用clock控制的计数器，相位累加器溢出一次的累加次数就是NCO的周期。后面的我也不太懂，正在学。 第三个问题相位累加器的位数越高，NCO的频率分辨率越高，精度越高。 |
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1583 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1082 浏览 0 评论
2657 浏览 1 评论
2347 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2620 浏览 0 评论
2053 浏览 55 评论
6049 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
9865
