1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本人在做DSP的EMIFA的实验的时候遇到下面的问题,DSP6748的外部存储器接在CS2上面,默认的其实地址是0x60000000,但是本人在外部CPLD里面编写了一个译码电路,用EMIFA_ADDR13作为译码,即当EMIFA_ADDR13为1的时候,存储器片选使能,为0的时候不使能,这样就把存储器的地址译码倒了其实地址为0x60002000的地址处了。。。。。但是这只是我的想法,实验中发现,在dsp中往0x60002000的地址处的存储空间写入数据的时候却怎么也写不进去,没办法,只好在外面捕捉一下EMIFA的相关信号了,见图2,当图1中的地址为0x60002000的时候,发现EMIFA_ADDR13一直都是低电平,低电平当然外部存储没有片选了,所有写不进去也是正常的。后来我改了一下地址发现把地址线的EMIFA_ADDR15拉高的时候,即地址为0x60008000的时候,发现外部存储器却意外片选上了; 我所不解的是:1.地址0x60002000,明明就是把EMIFA_ADDR13拉高了,为什么外部捕捉到的EMIFA_ADDR13却一直是低电平 2. 地址0x60008000,明明就是把EMIFA_ADDR15拉高了,为什么外部捕捉到的EMIFA_ADDR13却一直是高电平,这究竟是为什么呢 另外,本人再次基础上还有一个地方不懂的,0x60008000才是外部存储的起始地址,但程序对0x60008000地址处写入数据的时候,用ccs的memory browner观察的时候,发现0x60000000地址处的数据居然也有变化!例如,我往0x60008000处写入0xAAAA,发现0x60000000处的数据也变成0xAAAA,向0x60008002处写入0xBBBB,发现0x60000002处的数据也相应的编程0xBBBB;同样,向0x60000000处写入数据的时候,0x60008000处的数据也发生变化(时基实验中发现数据确实写进去了),这个到底是怎么回事呢? 希望各位大牛不吝赐教!! |
|
相关推荐
2个回答
|
|
1.最好把FPGA译码程序以及FPGA与dsp的连接方式(地址、片选、读、写、数据总线)贴出来,好方便分析。
2.片选2映射内存从0x60000000~0x61FFFFFF共32M,0x60008000开始是EMIFA的控制寄存器。 |
|
|
|
别忘了BA[0] BA[1]引脚,这两个要算在LSB
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基于 DSP5509 进行数字图像处理中 Sobel 算子边缘检测的硬件连接电路图
3237 浏览 0 评论
790 浏览 0 评论
普中科技F28335开发板中,如何使用aic23播放由代码生成的正弦波
3670 浏览 0 评论
4431 浏览 1 评论
1371 浏览 1 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 10:33 , Processed in 0.577380 second(s), Total 74, Slave 57 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号