[问答]

用VHDL写了一个半加器，Testbench不能出波形

5564

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由 update 于 2016-5-11 20:28 编辑用VHDL写了一个半加器，利用quartus ii产生的Testbench模板,然后在模板上添加代码，程序在编译能通过，然后在Modelsim里仿真运行，就是不能出波形，个人觉得是程序的事，但是就是找不出错误所在，请大家帮忙看看。。以下是半加器源程序： library ieee; use ieee.std_logic_1164.all; entity half_adder is port(A : in std_logic; B : in std_logic; S : out std_logic; CO: out std_logic ); end entity half_adder; architecture bhv of half_adder is begin S <= A xor B;--异或 CO<= A and B;--与 end architecture bhv; 以下Testbench 源程序： LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY half_adder_vhd_tst IS END half_adder_vhd_tst; ARCHITECTURE half_adder_arch OF half_adder_vhd_tst IS SIGNAL A : STD_LOGIC; SIGNAL B : STD_LOGIC; SIGNAL CO : STD_LOGIC; SIGNAL S : STD_LOGIC; COMPONENT half_adder PORT ( A : IN STD_LOGIC; B : IN STD_LOGIC; CO : OUT STD_LOGIC; S : OUT STD_LOGIC ); END COMPONENT; BEGIN i1 : half_adder PORT MAP ( A => A, B => B, CO => CO, S => S ); init : PROCESS BEGIN A <= '0' , '1' after 200 ns , '0' after 200 ns ; WAIT; END PROCESS init; always : PROCESS BEGIN B <= '0' , '1' after 100 ns , '0' after 200 ns ; WAIT; END PROCESS always; END half_adder_arch; 0 捕获.JPG (109.09 KB, 下载次数: 8) 捕获2.JPG (66.42 KB, 下载次数: 6) 已退回4积分
2016-5-11 20:28:33　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报邵清相关推荐 • 怎样在Verilog写的testbench测试VHDL模块?? 7368 • 请问modelsim的testbench用VHDL如何编写 2856 • 关于路由后仿真和VHDL测试平台 1498 • 用quartusii 9.1 生成的vht文件，testbench等问题 8474 • 怎么给vhdl的testbench指导文件？ 2909 • 怎么使用命令行的非项目模式xsim VHDL testbench 2162 • 求大神解答问什么用原理图输入法连接了各个模块后无法仿真出波形 1783 • 二极管加交流电，怎么输出波形不是半波？ 4488 • Quartus13+Modelsim仿真testbench应该怎么写呢？菜鸟已经吐血了 12586 • FPGA纯小白求问一个基础问题 3586