完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
通过Quartus II 软件创建PLL IP核。 首先，要新建一个工程，这个方法在之前的帖子中已经发过，不会的可以查看前面的相关帖子。 创建好自己的工程： 
打开如下的菜单： Tools---MegaWizard Plug-In Manager
打开后，可以看到如下的界面，其中有三个选项。 第一个：创建IP核 第二个：编辑一个创建好的IP核 第三个：复制一个创建好的IP核 我们选择第一个选项，创建一个IP核。
点击“Next” 选择好语言为Verilog HDL 在I/O下找到PLL
点击“Next” 输入输入时钟为50MHz
点击“Next”后，跳到下面的界面。 这里为了简单，只保留了inclk0与c0两个信号。
选择点击“Output Clocks”标签。 设置c0输出为10MHz，点空比为50%，相位偏移为0.
点击“Next” 设置c1信号，这是一个使能信号，设置为20MHz ，相位偏移为0，占空比为50%。
点击“Finish”，在如下的界面中，选择上PLL_inst.v
新建一个Verilog文件，把刚才生成的Verilog文件复制进来，修改后最终如下：
分配管脚。
|
|
|
相关推荐
|
|
1307 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1038 浏览 0 评论
2382 浏览 1 评论
2087 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2349 浏览 0 评论
1864 浏览 49 评论
6006 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3048
淘帖
4464
发表评论
赞
回复
