赛灵思 - 电子技术论坛 - 广受欢迎的专业电子论坛!

赛灵思: 赛灵思; 收藏|RSS经验: 9 |组长: 曾12345

1 2 3 4 5 ... 248 / 248 页下一页

发帖

	帖子	作者/时间	回复/查看	最后发表


求一块XILINX开发板KC705和KCU1500	jf_094113802024-7-20	1148	陈俊07-22 16:14
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电	jf_747100392023-12-25	0398	jf_7471003912-25 16:52
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？	Chris12182023-9-14	1583	贾伟刚09-21 09:37
lvds 接口的ADC数据采集	周冬儿2023-4-17	0523	周冬儿04-17 15:28
这颗赛灵思是限制料还是翻新料？	新鲜词汇2023-2-24	01800	新鲜词汇02-24 17:01
如何将DDR中的数据传输到PC上	小贤贤2022-11-20	0614	小贤贤11-20 10:46
high-speed-selectIO	Mr苦瓜不苦2022-9-23	11650	laoshu66610-28 10:48
使用Xilinx异步FIFO常见的坑	苏宇樵2021-2-4	25627	Tansh10-18 10:06
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出	阮少华2022-9-7	02303	阮少华09-07 11:32
asd123如何使用XUP USB-JTAG对anxcvu9p-flgb2104-2-i进行编程	2582583332022-2-18	01281	25825833302-18 18:47
Xilinx中的加密源码和tcl脚本	jf_974956912021-6-20	13819	九品大司码11-26 15:19
如何使用XUP USB-JTAG对anxcvu9p-flgb2104-2-i进行编程	徐慧2020-6-9	818067	yjh1768528965211-24 22:40
在Vivado中Block Design如何改名称？	朱筱杰2021-8-6	05341	朱筱杰08-06 16:04
请问高温环境下的FPGA哪种速度等级更合适？	张秀梅2019-7-30	1218161	syjdhr08-03 10:47
如何将多个verilog文件加密为一个encerpted文件？	刘恩彤2020-5-19	49277	jf_9749569106-20 17:38
需要什么工具才能自定义FPGA编程	李先吊2019-5-30	512540	jf_7355262806-15 21:04
请问kc705以太网PHY该如何调试？	赵鑫2019-9-24	711988	jf_5320044405-30 16:44
K7系列FPGA的具体帧地址分布表	iloveliujie2021-5-16	01984	iloveliujie05-16 11:56
如何将我想要生成的信号发送到FPGA	王晗2019-2-22	311531	duan枫叶05-14 17:13
求助，zynq 7015 中linux下reboot会卡住	泰瑞堡2021-5-12	113417	泰瑞堡05-13 17:31
Sysgen许可证签出失败的原因？	张玉梅2020-5-25	210816	jf_1352460405-04 15:56
vivado三速以太网IP核怎么用	刘杨鹏2021-4-15	010143	刘杨鹏04-15 12:58
Zynq在非JTAG模式下的启动配置流程	李海玮2021-3-17	19133	王坤03-18 15:53
找不到Vivado头文件的原因？使用Vivado头文件的注意事项？	张晓宁2021-3-11	111713	张晓宁03-11 06:06
AXI-DMA怎么批量发送数据到DMA？	徐晨曦2021-3-10	21901	徐晨曦03-10 06:57
阻止任务级别并行性的常见情况	h1654155275.58142021-3-9	28106	h1654155275.581403-09 06:58
更新Vivado硬件平台后如何快捷更新Vitis工程？	成尔秩2021-3-8	18997	成尔秩03-08 08:00
BRAM IP核包括哪几种类型？怎么使用？	徐歌2021-3-8	19619	徐歌03-08 07:11
Vivado生成bit流失败怎么解决？	王成2021-3-5	18763	王成03-05 06:37
7系列FPGA DSP48E1片的特点什么？	庞书娟2021-3-5	17217	庞书娟03-05 06:26