1 未来Zen4或将会用上5nm工艺,性能将会更加强大-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

未来Zen4或将会用上5nm工艺,性能将会更加强大

独爱72H 来源:驱动之家 作者:驱动之家 2019-12-31 16:03 次阅读

(文章来源:驱动之家)

如果说AMD在2017年推出Zen处理器以来最大的变化,那就是AMD终于有了长期稳定、可靠的CPU路线图,而不是像以前那样左支右绌,无法应对IntelTick-Tock战略,现在双方的情况是反过来了,I家的CPU路线图让人看不懂,工艺、架构迷一般。

Anandtech网站今天发布了对AMD首席技术官Mark Papermaster的采访,问了大量有关未来的Zen处理器的计划,不过这些东西是不可能公布官方信息的,所以这篇采访虽然篇幅很长,但主要都是套路,期望官方泄密的可以歇歇了。

这里针对AMD CTO对未来Zen处理器路线图及IPC的部分简单编译下。根据Mark Papermaster的说法,AMD现在升级CPU的周期是12-18个月,也就是快了一年,慢点就一年半,差不多每年都可以看到一代新产品,稳扎稳打。对于CPU路线图,AMD官方公布的是到Zen4,目前还在设计中,Zen3已经设计完成,2020年上市应该没跑了,而目前的产品是7nm Zen2,这就是AMD的n、n+1、n+2路线图。

Mark Papermaster表示,AMD是有超越n+2的团队的,实际上也不是秘密了,Zen5团队已经有CPU微架构师、院士David Suggs带队研发了,他也是现在Zen2的架构师。AMD现在有多个团队进行不同的项目,有助于在12-18个月内顺利推出新产品,如果因为上市进度而不得不终止设计,那么不适合当前发布的技术也会并入下一个团队(Zen2上很多设计就是原本用于Zen的)。

对于AMD这种至少2个团队交叉进行设计的模式,有人表示这是在学习Intel的Tick-Tock战略,不过Mark Papermaste表示否认,强调AMD走的路是检视每代CPU,将现有最佳方案与IPC提升、内存缓存系统及AMD认为可以做进去的功能结合起来,致力于在每一代CPU中都尽可能最快的步伐改进。

Anandtech的采访中很重要的一点就是新一代Zen处理器的IPC性能提升,对此Mark Papermaste肯定表示无可奉告,表示设计CPU内核时要兼顾性能及能效,反正有很多情况情况要考虑。

不过Mark Papermaste承诺,他们之前指出业界水平是每年提升IPC性能大约7%,AMD的目标不会低于这个数,Anandtech算了下,如果是18个月升级一代,那么Zen2到Zen3的IPC性能也要提升10.7%,四舍五入就是11%了。这个IPC增幅跟之前副总Forrest Norrod提到的10-15% IPC性能提升差不多吻合。

在采访之前,有爆料称Zen3的IPC性能提升平均高达17%,其中整数只有10-12%,但浮点改进比较大,提升高达50%,整数浮点混合运算差不多就是17%的提升,同时频率也提升了100-200MHz或者更多,算一下性能增幅还是很可观的。同理,未来的Zen4、Zen5不出意外也是这个模式,而且Zen4开始有可能会用上5nm工艺,支持PCIe 5.0及DDR5了,性能会更强大。

(责任编辑:fqj)

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19259

    浏览量

    229651
  • amd
    amd
    +关注

    关注

    25

    文章

    5466

    浏览量

    134087
收藏 人收藏

    评论

    相关推荐

    台积电产能爆棚:3nm5nm工艺供不应求

    台积电近期成为了高性能芯片代工领域的明星企业,其产能被各大科技巨头疯抢。据最新消息,台积电的3nm5nm工艺产能利用率均达到了极高水平,其中3nm
    的头像 发表于 11-14 14:20 335次阅读

    消息称AMD将成为台积电美国厂5nm第二大客户

    据业界最新消息,AMD即将成为台积电位于美国亚利桑那州菲尼克斯附近的Fab 21工厂的第二大知名客户,该工厂已经开始试产包括N5、N5P、N4、N4P及N
    的头像 发表于 10-08 15:37 295次阅读

    嵌入式系统的未来趋势有哪些?

    智能家居领域,嵌入式系统可以集成语音识别和自然语言处理技术,去实现智能家电的语音控制。 2. 更强大的处理能力 在未来的嵌入式系统将具备更加强大的处理能力,以满足日益变得复杂的计算需求。这包括采用多核
    发表于 09-12 15:42

    台积电3nm/5nm工艺前三季度营收破万亿新台币

    据台媒DigiTimes最新报告,台积电在2024年前三季度的业绩表现强劲,仅凭其先进的3nm5nm制程技术,便实现了营收突破1万亿新台币(折合人民币约2237亿元)的壮举,这一成绩远超行业此前的预期。
    的头像 发表于 08-28 15:55 448次阅读

    AMD将推出Zen5架构CPU,效能比Zen4快40%

    AMD的Zen 5 CPU架构采用了台积电的3纳米制程。虽然目前关于Zen 5 CPU的细节尚不清楚,但预计将提高性能效率,内建人工智能和机
    的头像 发表于 08-08 14:25 489次阅读

    消息称台积电3nm/5nm将涨价,终端产品受影响

    据业内手机晶片领域的资深人士透露,台积电计划在明年1月1日起对旗下的先进工艺制程进行价格调整,特别是针对3nm5nm工艺制程,而其他工艺
    的头像 发表于 07-04 09:22 676次阅读

    AMD全新Ryzen 9000 Zen 5台式机CPU爆料:温度和功耗更低

    性能上有所提升,更在功耗和温度控制上实现了显著的突破,同时还加强了DDR5 OC(超频)功能,为用户提供了更加卓越的使用体验。
    的头像 发表于 06-29 15:33 912次阅读

    联发科将发布4nm工艺天玑9300+芯片

    4nm工艺打造,采用四颗超大核+四颗大核组合架构。天玑9300 Plus处理器作为天玑9300的升级加强版,在配置和性能上均有了显著提升。采用了高
    的头像 发表于 05-08 17:43 929次阅读

    台积电升级4nm N4C工艺,优化能效与降低成本

    在近日举办的 2024 年北美技术研讨会上,业务发展副总裁张凯文发表讲话称:“尽管我们的 5nm4nm 工艺尚未完全成熟,但从 N5 到 N4
    的头像 发表于 04-26 14:35 1133次阅读

    台积电扩增3nm产能,部分5nm产能转向该节点

    目前,苹果、高通、联发科等世界知名厂商已与台积电能达成紧密合作,预示台积电将继续增加 5nm产能至该节点以满足客户需求,这标志着其在3nm制程领域已经超越竞争对手三星及英特尔。
    的头像 发表于 03-19 14:09 638次阅读

    苹果2nm芯片曝光,性能提升10%-15%

    据媒体报道,目前苹果已经在设计2nm芯片,芯片将会交由台积电代工。
    的头像 发表于 03-04 13:39 1071次阅读

    AMD Zen6架构继续飞跃!核显跨越下下代RDNA5

    AMD的下一代Zen5 CPU架构还没来,Zen6的消息就已经多次传出,现在又提到了所集成的GPU核显,居然将会搭配同样下下一代的RDNA5
    的头像 发表于 02-22 09:53 853次阅读
    AMD <b class='flag-5'>Zen</b>6架构继续飞跃!核显跨越下下代RDNA<b class='flag-5'>5</b>

    AMD拟2024年第3季度量产Zen 5芯片,加强AI终端布局

    据最新报道,AMD计划于2024年第三季度投产Zen 5处理器,此举旨在提升AI终端部署,包括桌面、笔记本及服务器领域。AMD与台积电紧密合作,将负责开发拥有“涅槃”之名的Zen 5
    的头像 发表于 02-20 14:03 752次阅读

    美满电子推出5nm、3nm、2nm技术支持的数据基础设施新品

    该公司的首席开发官Sandeep Bharathi透露,其实施2nm相关的投资计划已启动。虽无法公布准确的工艺和技术细节,但已明确表示,2至5nm制程的项目投入正在进行。公司专家,尤其是来自印度的专业人才,涵盖了从数字设计到电路
    的头像 发表于 01-24 10:24 638次阅读

    AMD Ryzen Zen 4c架构规格介绍

    与英特尔的 E 核一样,AMD 的 Zen 4c 内核旨在比标准性能内核(AMD的Zen 4)占用更少的处理器芯片空间,同时为要求较低的任务
    发表于 12-25 15:36 591次阅读
    AMD Ryzen <b class='flag-5'>Zen</b> <b class='flag-5'>4</b>c架构规格介绍