1 异构96核芯片有望得到推广-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

异构96核芯片有望得到推广

汽车玩家 来源:爱集微 作者:爱集微 2020-02-23 21:08 次阅读

异构计算正大行其道,更多不同类型的芯片需被集成在一起,而依靠缩小线宽的办法已经无法同时满足性能、功耗、面积以及信号传输速度等多方面的要求。在此情况下,越来越多的厂商开始把注意力放在系统集成层面,通过封装技术寻求突破,3D封装已成为主流半导体晶圆制造厂商重点发展和推广的技术。

虽然台积电、三星英特尔等大厂不遗余力推广,但3D封装的一匹“黑马”却开始一骑绝尘。

据快科技报道,在ISSCC 2020会议上,法国公司CEA-Leti发表一篇论文,介绍他们使用3D堆栈、有源中介层等技术制造的96核芯片。根据他们的论文,96核芯片有6组CPU单元组成,每组有16个核心,不过Leti没提到CPU内核使用ARMRISC-V还是其他架构,但使用的是28nm FD-SOI工艺。

Leti的6组CPU核心使用3D堆栈技术面对面配置,通过20um微凸点连接到有源中介层上,后者又是通过65nm工艺制造的TSV(硅通孔)技术连接,实现了65nm和28nm合体。在这个96核芯片上,除了CPU及TSV、中介层之外,还集成3D插件、内存、I/O主控及物理层等。这款96核芯片集成了大量不同工艺、不同用途的核心,电压管理、I/O等外围单元也集成进来了,实现了异构芯片的一次重要突破。

通过灵活高效、可扩展的缓存一致性架构,这个芯片最终可能扩展到512核,在高性能计算等领域有望得到推广应用。

值得一提的是,在ISSCC 2020上,英特尔也介绍了10nm与22FFL混合封装的Lakefield处理器,采用的是英特尔的Foveros 3D封装技术,封装尺寸为12 X 12 X 1毫米。Lakefield作为英特尔首款采用了Foveros技术的产品,能够在指甲大小的封装中取得性能、能效的优化平衡。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    334

    文章

    27286

    浏览量

    218027
  • 晶圆
    +关注

    关注

    52

    文章

    4890

    浏览量

    127929
  • 3D封装
    +关注

    关注

    7

    文章

    133

    浏览量

    27118
收藏 人收藏

    评论

    相关推荐

    【一文看懂】什么是异构计算?

    随着人工智能、深度学习、大数据处理等技术的快速发展,计算需求的复杂性不断提升。传统的单一计算架构已难以满足高效处理复杂任务的要求,异构计算因此应运而生,成为现代计算领域的一个重要方向。那么
    的头像 发表于 12-04 01:06 1338次阅读
    【一文看懂】什么是<b class='flag-5'>异构</b>计算?

    发现基于Zen 5架构的AMD Threadripper “Shimada Peak” 96和16CPU

    AMD Threadripper “Shimada Peak” CPU 出现在 NBD 发货清单中,揭示了 16 96 Zen 5 CPU AMD 尚未推出采用 Zen 5 架构
    的头像 发表于 11-28 16:13 370次阅读
    发现基于Zen 5架构的AMD Threadripper “Shimada Peak” <b class='flag-5'>96</b><b class='flag-5'>核</b>和16<b class='flag-5'>核</b>CPU

    全志T113双异构处理器的使用基于Tina Linux5.0——异构通信验证

    6、双通信验证 6.1、C906小创建通讯节点 在C906小串口终端建立两个通讯节点用于监听数据,输入eptdev_bind test 2 cpu0 >eptdev_bind
    发表于 11-20 09:47

    全志T113双异构处理器的使用基于Tina Linux5.0——异构通信的具体实现

    5、TinaLinux异构通信的具体实现: 本章节以SBC-T113S4主板的TinaLinux为例,介绍异构通信的实现。该方法也同样适用于T113i平台。 本章节主要涉及到T
    发表于 11-20 09:45

    异构集成封装类型详解

    随着摩尔定律的放缓,半导体行业越来越多地采用芯片设计和异构集成封装来继续推动性能的提高。这种方法是将大型硅芯片分割成多个较小的芯片,分别进行设计、制造和优化,然后再集成到单个封装中。
    的头像 发表于 11-05 11:00 416次阅读
    <b class='flag-5'>异构</b>集成封装类型详解

    基于国产异构(RISC-V+FPGA)处理器,AG32开发板开发资料

    基于国产异构(RISC-V+FPGA)处理器,AG32VF407系列32位微控制器相当于主频248MHZMCU+2KLES(FPGA)。内部通过AHB总线,把MCU和FPGA链接在一起,速度比
    发表于 09-02 17:13

    浅谈国产异构RISC-V+FPGA处理器AG32VF407的优势和应用场景

    关于国产异构RISC-V+FPGA处理器AG32VF407的具体优势和应用场景浅谈如下: 优势 异构计算能力 : 异构设计结合了RI
    发表于 08-31 08:32

    君正X2600在3D打印机上的优势:多核异构,远程控制与实时控制

    在当前的3D打印机领域,君正的X2600芯片以其独特的优势引起了业界的广泛关注。这款多核异构芯片,拥有两个大和一个小的RISC-V处理器,不仅能够处理复杂的打印任务,还可以通过接US
    的头像 发表于 08-02 16:56 434次阅读

    AvaotaA1全志T527开发板AMP异构计算简介

    由主负责。 异构多处理系统的设计需要充分考虑到主核心和辅助核心的异构性质,以及它们之间的通信和协作方式,从而实现任务的高效分配和处理。 AMP 系统在每个通信方向上都有两个缓冲区,分别是 USED
    发表于 07-24 09:54

    异构混训整合不同架构芯片资源,提高算力利用率

    德赢Vwin官网 网报道(文/李弯弯)随着AI技术的飞速发展,大模型的训练和推理任务对算力的需求日益增长。然而,单一品牌的芯片往往难以满足所有需求,且可能存在供应链风险。因此,异构芯片混训成为了一种重要
    的头像 发表于 07-18 00:11 3435次阅读

    全志科技T527高算力八异构芯片获“年度最佳SoC”荣誉

    全志科技T527高算力八异构芯片获“年度最佳SoC”荣誉
    的头像 发表于 04-08 10:29 1620次阅读
    全志科技T527高算力八<b class='flag-5'>核</b><b class='flag-5'>异构</b><b class='flag-5'>芯片</b>获“年度最佳SoC”荣誉

    多核异构通信框架(RPMsg-Lite)

    ,还优化了能耗,为众多领域带来了革命性的变革。 异构多核系统是指在一个芯片上集成多种不同类型的处理器核心,这些核心可能采用不同的指令集架构(ISA),具备不同的性能特性和功耗要求。这些核心可以是高性能的通用处理
    的头像 发表于 03-08 18:20 5404次阅读
    多核<b class='flag-5'>异构</b>通信框架(RPMsg-Lite)

    YY3568多核异构(Linux+RT-Thread)--启动流程

    :风火轮科技的YY3568开发板。 YY3568主板基于 Rockchip RK3568 芯片平台,四 64位 Cortex-A55 ,主频最高达 2GHz,集成双核心架构GPU以及高效能NPU,
    的头像 发表于 03-07 08:41 2297次阅读
    YY3568多核<b class='flag-5'>异构</b>(Linux+RT-Thread)--启动流程

    华芯邦科技开创异构集成新纪元,Chiplet异构集成技术衍生HIM异构集成模块赋能孔科微电子新赛道

    华芯邦科技将chiplet技术应用于HIM异构集成模块中伴随着集成电路和微电子技术不断升级,行业也进入了新的发展周期。HIM异构集成模块化-是华芯邦集团旗下公司深圳市前海孔科微电子有限公司KOOM的主营方向,将PCBA芯片化、
    的头像 发表于 01-18 15:20 589次阅读

    新思科技携手台积公司推出“从架构探索到签” 统一设计平台

    新思科技3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和“从架构探索到签”的完整解决方案。
    的头像 发表于 01-12 13:40 513次阅读
    新思科技携手台积公司推出“从架构探索到签<b class='flag-5'>核</b>” 统一设计平台