基于LUT的DDS系统设计原理-德赢Vwin官网网

基于LUT的DDS系统设计原理

DDS信号发生器采用直接数字频率合成（Direct Digital Synthesis，简称DDS）技术，把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平，并且可以在很宽的频率范围内进行精细的频率调节。采用这种方法设计的信号源可工作于调制状态，可对输出电平进行调节，也可输出各种波形。

DDS（Direct Digital Synthesis）直接数字频率合成技术由USA J.Tierncy首先提出。它是一种以数字信号处理理论为基础，从相位概念出发直接合成所需波形的一种新的全数字技术的频率合成方法。DDS主要出现在数字混频系统中。在数字混频中，通过DDS产生正交的本地振荡信号即正、余弦信号与输入信号相乘实现频谱搬移，如通信系统的调制、解调。目前FPGA实现DDS有三种途径：基于IIR滤波器的实现方法、基于查找表LUT的实现方法以及基于CORDIC算法的实现方法。其中采用LUT的方法较为通用且比较容易实现。

一个典型的基于LUT的DDS系统由相位累加器和波形存储器两部分构成，如图1所示。图中相位累加器的位宽为nbit，步进值为μ，LUT的深度N为2n，宽度为Lbit。LUT中依相位顺序存储一个周期的波形数据。

基于LUT的DDS系统设计原理

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

DDS

DDS

+关注

关注
21

文章
633

浏览量
152629
LUT

LUT

+关注

关注
0

文章
49

浏览量
12502

初识FPGA CLB之LUT实现逻辑函数

LUT中文名字叫查找表。以7系列的FPGA为例，每一个Slice里面有四个LUT。FPGA就是通过LUT实现大量的组合逻辑，以及SLICEM里面的LUT还可以构成RAM,Shift R

发表于 03-13 10:28 •3110次阅读

使用的LUT触发器对的数量与Slice Register和Slice LUT的关系是什么？

想要了解以下术语的确切含义：“使用的LUT触发器对的数量”“带有未使用的触发器的号码”“带有未使用LUT的数字”“最常用的LUT-FF对的数量”“独特控制集的数量”什么是7系列的“LUT

发表于 10-23 10:21

如何使用DDS IP核生成任意波形？

一个DDS应用，我想使用Xilinx DDS IP内核生成任意波形，但我看到的是DDS只能生成正弦或余弦波形数据。你知道如何用其他数据替换正弦波形LUT吗？如果可以修改该

发表于 02-12 08:07

LUT名字的数字含义是什么?

嗨，我是FPGA设计数字系统的初学者。我对合成的结果有疑问。当我设计一个简单的15位2输入加法器或11位3输入加法器时，合成结果示意图有LUT6，LUT2，CARRY4嵌段。我知道LUT

发表于 05-25 09:22

DDS的结构和在系统设计中的优势以及D A转换器在DDS中的

DDS的结构和在系统设计中的优势以及D A转换器在DDS中的应用:

发表于 06-10 11:11 •34次下载

DDS,什么是DDS,DDS的结构

DDS,什么是DDS,DDS的结构 DDS概述直接数字式频率综合器DDS（Direct Digital Synthesizer），

发表于 09-03 08:42 •4556次阅读

DDS是什么意思,DDS结构,DDS原理是什么

DDS是什么意思,DDS结构,DDS原理是什么什么叫DDS 直接数字式频率合成器DDS（Direct Digital Synthesi

发表于 03-08 16:56 •4.7w次阅读

基于DSP和DDS技术的气体浓度检测系统

基于DSP和DDS技术的气体浓度检测系统

发表于 10-19 14:48 •17次下载

dds系统的那些原理和知识

DDS架构基本原理随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生

发表于 11-14 10:00 •1.1w次阅读

LUT如何构成逻辑函数

LUT如何如何构成逻辑函数；2个LUT通过互连可以构成7bit输入，单bit输出的逻辑。实现方式为两个LUT的输入信号A1,A2,A3,A4,A5,A6接到一起，输出信号经过选择器选择输出，选择器的选择信号也是逻辑函数的一个输入

发表于 10-26 14:31 •1.1w次阅读

物理可级联的LUT的优势在哪？

在Versal ACAP中，同一个CLB内同一列的LUT是可以级联的，这是与前一代FPGA UltraScale+系列的一个显著不同点。这里我们先看看Versal中LUT的结构，如下图所示（图片来源

发表于 03-27 09:52 •3330次阅读

FPGA——LUT/FDRE/FDCE/FDSE/FDPE

因为当输入数据的位数远大于一个LUT的输入时，就需要用多个LUT级联来实现逻辑，那么级联产生的延时也就不可避免了，这样就会制约系统的运行频率。那么为了避免级联数过于多，就采用插入寄存器的方法来实现

发表于 11-09 14:43 •2293次阅读

MAX6828LUT+T PMIC - 监控器

德赢Vwin官网网为你提供Maxim(Maxim)MAX6828LUT+T相关产品参数、数据手册，更有MAX6828LUT+T的引脚图、接线图、封装手册、中文资料、英文资料，MAX6828LUT+T真值表，MAX6828

发表于 12-21 23:30

SOME/IP与DDS对比及DDS测试策略和方案探讨

本文对DDS以及基于DDS的SOA系统的测试策略进行探讨，并介绍DDS测试方案。

发表于 08-04 14:52 •2197次阅读

LUT是什么构成的？FPGA里的LUT有什么作用？

首先开门见山的回答这个问题——LUT的作用是 **实现所有的逻辑函数** ，也就是类似于计算Y=A&B+C+D之类的算式结果！

发表于 06-28 10:56 •3349次阅读