数字电路系统减小信号间串扰的方法-德赢Vwin官网网

随着电子设计领域的高速发展，产品越来越小，速率越来越高，信号完整性越来越成为一个硬件工程师需要考虑的问题。串扰，阻抗匹配等词汇也成为了硬件工程师的口头禅。今天，我们就来学习关于串扰的一些知识。

什么是串扰

串扰（Crosstalk），顾名思义、是指不同信号互连链路之间的相互干扰。对于传输线而言，即能量从一条传输线耦合到另一条传输线上，当不同传输线产生的电磁场发生相互作用时就会产生。

串扰中的信号耦合分为容性耦合和感性耦合，通常感性串扰占的比例大于容性串扰。

容性耦合会引发驱动电流浪涌，从而导致传输线上的反射。

感性耦合会产生地弹和电源噪声。

在数字电路系统中，串扰现象相当普遍，串扰可以发生在芯片内核、芯片的封装、PCB板上、接插件上、以及连接线缆上，只要有临近的铜互连链路，就存在信号间的电磁场相互作用，从而产生串扰现象。

串扰的危害

串扰可能是数据进行高速传输中最重要的一个影响因素了。它是一个信号对另外一个信号耦合所产生的一种不受欢迎的能量值。根据麦克斯韦定律，只要有电流的存在，就会有磁场存在，磁场之间的干扰就是串扰的来源。这个感应信号可能会导致数据传输的丢失和传输错误。所以串扰对于综合布线来说，无疑是个最厉害的天敌。

减小信号间串扰的方法

我们知道，信号间的串扰来源于电磁场的互相干扰作用，电场的场强是离信号源中心越远则越弱，所以控制信号间串扰最直接有效的方法就是：

方法一：增加传输线或互连链路之间的间隔距离，减小串扰

在信号串扰的控制上通常有“3W规则”、“ 5H规则”的说法，所谓“3W规则”是指传输线的间距需要大于3倍的传输线线宽W，所谓“5H规则”是指传输线的间距需要大于5倍的传输线与参考平面的距离H。在实际的PCB设计中，要均衡考虑布线空间与串扰控制，遵循的规则可以理解为上面“3W”、“ 5H”两种规则的结合体。

“3H规则”，即传输线之间的间距不小于3倍的传输线与参考平面的距离H。

另外，信号在互连链路中的传输，是存在“回流路径”的，电路信号传输必须要形成闭环，它会寻找“环路电感”最小的路径回流到源端；对于有着完整参考地平面的PCB板，信号传输线会沿着传输线垂直正下方的地平面对应的投影路径返回源端，这时有着完美参考平面与回流路径的传输线的抗干扰能力是比较强的，因此：

方法二：让传输线有完整的参考回流地平面，并且层叠设计上尽可能靠近地平面

结合信号的反射理论，串扰信号在到达源端或接收端时，如果互连链路匹配不好，就会再产生反射信号，从而造成在互连链路上的多重发射，这些串扰信号多重反射的结果同样会叠加到受扰信号上，造成串扰噪声的增加，因此：

方法三：传输线及互连链路的良好匹配设计也能减小串扰
编辑：hfy

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

信号完整性

信号完整性

+关注

关注
68

文章
1404

浏览量
95454
数字电路

数字电路

+关注

关注
193

文章
1605

浏览量
80577
电磁场

电磁场

+关注

关注
0

文章
791

浏览量
47260

高速数字电路设计串扰问题产生的机理原因

串扰在电子产品的设计中普遍存在，通过以上的分析与仿真，了解了串扰的特性，总结出以下减少串扰的

发表于 06-13 10:41 •1812次阅读

高速<b class='flag-5'>数字电路</b>设计<b class='flag-5'>串</b><b class='flag-5'>扰</b>问题产生的机理原因

消除串扰的方法

消除串扰的方法合理的PCB布局－将敏感的模拟部分与易产生干扰的数字部分尽量隔离，使易产生干扰的数字信号走线上尽量靠近交流地，使高频

发表于 06-18 07:52

原创|SI问题之串扰

相互作用时就会产生。在数字电路系统中，串扰现象相当普遍，串扰可以发生在芯片内核、芯片的封装、PCB板上、接插件上、以及连接线缆上，只要有临近

发表于 10-10 18:00

PCB不同频率间模拟信号的串扰

不同频率的模拟部分共地时，只有一个频率的返回信号可以非常接近于以不同频率运行的电路传播，从而引起串扰。最后，为了降低感应信号的强度，应该在尽

发表于 05-15 09:13

如何降低嵌入式系统串扰的影响？

在嵌入式系统硬件设计中，串扰是硬件工程师必须面对的问题。特别是在高速数字电路中，由于信号沿时间短、布线密度大、

发表于 11-05 08:07

如何减小SRAM读写操作时的串扰

静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM 存储阵列的设计中，经常会出现串扰问题发生。那么要如何减小如何减小

发表于 05-20 15:24

高速数字电路信号完整性分析与设计

高速数字电路信号完整性分析与设计:信号完整性概述􀂄 传输线理论􀂄 PCB阻抗控制􀂄 拓扑与端接技术􀂄 时序计算􀂄

发表于 10-06 11:25 •0次下载

VHDL与数字电路系统设计实验指导书

VHDL与数字电路系统设计实验指导书:《VHDL与数字电路系统设计实验》是电气信息类自动化专业、电气工程及其自动化专业的一门实验课程，也可供其他相关专业选用。本实验课

发表于 02-06 14:14 •131次下载

认识数字电路中的感性串扰及共模辐射

认识数字电路中的感性串扰及共模辐射

发表于 03-26 08:24 •1628次阅读

什么是路间串扰/幅频特性/随机信噪比

什么是路间串扰/幅频特性/随机信噪比路间串扰路

发表于 03-26 11:49 •1266次阅读

数字电路设计的信号完整性问题探讨

文章介绍了数字电路设计中的信号完整性问题, 探讨了振铃、边沿畸变、反射、地弹、串扰和抖动等各种信号完整性问题的成因和抑制措施。针对常见的反射

发表于 09-07 16:14 •104次下载

端接方式对改善高速电路串扰的分析研究

通过端接电路在抑制攻击线上反射的同时,减小了受害线上信号的串扰,从而使信号在两条耦合线上的传输质

发表于 12-12 14:31 •28次下载

如何消除码间串扰_怎么避免码间串扰

所谓码间串扰，就是数字基带信号通过基带传输系统时，由于系统

发表于 04-16 14:25 •4.5w次阅读

高速PCB数字电路系统中的几种端接方式分析

在高速PCB数字电路系统中，传输线上阻抗不匹配会造成信号反射，并出现过冲、下冲和振铃等信号畸变，而当传输线的时延TD大于信号上升时间RT的20％时，反射的影响就不能忽视了，不然将带来

发表于 05-20 15:22 •2340次阅读

PCB布线减少高频信号串扰的措施都有哪些?

能引路误动作从而导致系统无法正常工作。接下来深圳PCBA公司为大家分享高速PCB设计布线解决信号串扰的方法。 PCB设计布线解决

发表于 10-19 09:51 •1807次阅读