揭秘FPGA跨时钟域处理的三大方法-德赢Vwin官网网

跨时钟域处理是 FPGA 设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个 FPGA 初学者的必修课。如果是还在校生，跨时钟域处理也是面试中经常常被问到的一个问题。

这里主要介绍三种跨时钟域处理的方法，这三种方法可以说是 FPGA 界最常用也最实用的方法，这三种方法包含了单 bit 和多 bit 数据的跨时钟域处理，学会这三招之后，对于 FPGA 相关的跨时钟域数据处理便可以手到擒来。

这里介绍的三种方法跨时钟域处理方法如下：

打两拍；

异步双口 RAM；

格雷码转换。

方法一：打两拍

大家很清楚，处理跨时钟域的数据有单 bit 和多 bit 之分，而打两拍的方式常见于处理单 bit 数据的跨时钟域问题。

打两拍的方式，其实说白了，就是定义两级寄存器，对输入的数据进行延拍。

应该很多人都会问，为什么是打两拍呢，打一拍、打三拍行不行呢？

先简单说下两级寄存器的原理：两级寄存是一级寄存的平方，两级并不能完全消除亚稳态危害，但是提高了可靠性减少其发生概率。总的来讲，就是一级概率很大，三级改善不大。

data 是时钟域 1 的数据，需要传到时钟域 2(clk)进行处理，寄存器 1 和寄存器 2 使用的时钟都为 clk。假设在 clk 的上升沿正好采到 data 的跳变沿（从 0 变 1 的上升沿，实际上的数据跳变不可能是瞬时的，所以有短暂的跳变时间），那这时作为寄存器 1 的输入到底应该是 0 还是 1 呢？这是一个不确定的问题。所以 Q1 的值也不能确定，但至少可以保证，在 clk 的下一个上升沿，Q1 基本可以满足第二级寄存器的保持时间和建立时间要求，出现亚稳态的概率得到了很大的改善。

如果再加上第三级寄存器，由于第二级寄存器对于亚稳态的处理已经起到了很大的改善作用，第三级寄存器在很大程度上可以说只是对于第二级寄存器的延拍，所以意义是不大的。

方法二：异步双口 RAM

处理多 bit 数据的跨时钟域，一般采用异步双口 RAM。假设我们现在有一个信号采集平台，ADC 芯片提供源同步时钟 60MHz，ADC 芯片输出的数据在 60MHz 的时钟上升沿变化，而 FPGA 内部需要使用 100MHz 的时钟来处理 ADC 采集到的数据（多 bit）。在这种类似的场景中，我们便可以使用异步双口 RAM 来做跨时钟域处理。

先利用 ADC 芯片提供的 60MHz 时钟将 ADC 输出的数据写入异步双口 RAM，然后使用 100MHz 的时钟从 RAM 中读出。对于使用异步双口 RAM 来处理多 bit 数据的跨时钟域，相信大家还是可以理解的。当然，在能使用异步双口 RAM 来处理跨时钟域的场景中，也可以使用异步 FIFO 来达到同样的目的。

方法三：格雷码转换

我们依然继续使用介绍第二种方法中用到的 ADC 例子，将 ADC 采样的数据写入 RAM 时，需要产生 RAM 的写地址，但我们读出 RAM 中的数据时，肯定不是一上电就直接读取，而是要等 RAM 中有 ADC 的数据之后才去读 RAM。这就需要 100MHz 的时钟对 RAM 的写地址进行判断，当写地址大于某个值之后再去读取 RAM。

在这个场景中，其实很多人都是使用直接用 100MHz 的时钟与 RAM 的写地址进行打两拍的方式，但 RAM 的写地址属于多 bit，如果单纯只是打两拍，那不一定能确保写地址数据的每一个 bit 在 100MHz 的时钟域变化都是同步的，肯定有一个先后顺序。如果在低速的环境中不一定会出错，在高速的环境下就不一定能保证了。所以更为妥当的一种处理方法就是使用格雷码转换。

对于格雷码，相邻的两个数间只有一个 bit 是不一样的（格雷码，在本文中不作详细介绍），如果先将 RAM 的写地址转为格雷码，然后再将写地址的格雷码进行打两拍，之后再在 RAM 的读时钟域将格雷码恢复成 10 进制。这种处理就相当于对单 bit 数据的跨时钟域处理了。

对于格雷码与十进制互换的代码，仅提供给大家作参考：

代码使用的是函数的形式，方便调用，op 表示编码或者译码，WADDRWIDTH 和 RADDRWIDTH 表示位宽。

审核编辑黄昊宇

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602960
时钟域

时钟域

+关注

关注
0

文章
52

浏览量
9535

一文解析跨时钟域传输

采样到的信号质量！最常用的同步方法是双级触发器缓存法，俗称延迟打拍法。信号从一个时钟域进入另一个时钟域之前，将该信号用两级触发器连续缓存两次

发表于 11-16 11:55 •497次阅读

一文解析<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>传输

FPGA如何消除时钟抖动

在FPGA（现场可编程门阵列）设计中，消除时钟抖动是一个关键任务，因为时钟抖动会直接影响系统的时序性能、稳定性和可靠性。以下将详细阐述FPGA中消除

发表于 08-19 17:58 •1256次阅读

LMH32404 TIA跨阻输入信号过大输出信号畸变怎么解决？

电流值限制光电二极管电流进入TIA幅值，此方法没找到合适的器件； 2、在TIA跨阻输入端对地加入一个三极管或MOS，此三极管基极受控跨阻输出

发表于 08-05 06:58

FPGA异步信号处理方法

FPGA（现场可编程门阵列）在处理异步信号时，需要特别关注信号的同步化、稳定性以及潜在的亚稳态问题。由于异步信号可能来自不同的时钟域或外部设备，其到达时间和频率可能不受

发表于 07-17 11:10 •1130次阅读

基于FPGA的实时边缘检测系统设计，Sobel图像边缘检测，FPGA图像处理

的 EP4CE6F17C8 型号的 FPGA ，系统整体框图如图1所示，主要包括 FPGA 并行运算平台、摄像头采集模块、存储模块和显示模块，设计时采用自顶向下的设计模式，使用全局复位和跨时钟

发表于 05-24 07:45

单芯片运行六个操作系统，芯驰科技交卷跨域融合

关于智能汽车的整车架构如何发展，行业内已经达成了三步走的共识。过去汽车行业采用的是分布式的计算架构，目前正迈入更加集成化的跨域融合阶段，而对于未来的设想则是实现中央计算。

发表于 05-09 15:17 •528次阅读

FPGA的时钟电路结构原理

FPGA 中包含一些全局时钟资源。以AMD公司近年的主流FPGA为例，这些时钟资源由CMT（时钟管理器）产生，包括DCM、PLL和MMCM等

发表于 04-25 12:58 •1849次阅读

介绍一个IC设计错误案例：可读debug寄存器错误跨时钟

本文将介绍一个跨时钟错误的案例如图所示，phy_status作为一个多bit的phy_clk时钟域的信号，需要输入csr模块作为一个可读状态寄存器

发表于 03-11 15:56 •503次阅读

FPGA时钟内部设计方案

的）、频率限制和不同时钟管理器的抖动特性，以及能用于单个时钟域的时钟最大数量。本文介绍了时钟设计方案中的每个部分，并推荐了一些设计

发表于 01-22 09:30 •628次阅读

芯片跨时钟域设计案例简析(一）

最经典的2DFF 1-bit同步器如下，下图结构通常用于单bit控制信号的异步处理

发表于 01-18 09:24 •1046次阅读

异步电路中的时钟同步处理方法

异步电路中的时钟同步处理方法时钟同步在异步电路中是至关重要的，它确保了电路中的各个部件在正确的时间进行操作，从而使系统能够正常工作。在本文中，我将介绍一些常见的

发表于 01-16 14:42 •1166次阅读

FPGA中时钟的用法

生成时钟包括自动生成时钟（又称为自动衍生时钟）和用户生成时钟。自动生成时钟通常由PLL或MMCM生成，也可以由具有分频功能的

发表于 01-11 09:50 •1837次阅读

跨时钟域的解决方案

在很久之前便陆续谈过亚稳态，FIFO，复位的设计。本次亦安做一个简单的总结，从宏观上给大家展示跨时钟域的解决方案。

发表于 01-08 09:42 •901次阅读

如何处理跨时钟域这些基础问题

对于数字设计人员来讲，只要信号从一个时钟域跨越到另一个时钟域，那么就可能发生亚稳态。我们称为“跨时钟

发表于 01-08 09:39 •632次阅读

FPGA设计技巧—多时钟域和异步信号处理解决方案

有一个有趣的现象，众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。

发表于 12-22 09:04 •1524次阅读