关于抽取和插值滤波器的介绍-德赢Vwin官网网

本白皮书介绍了有关抽取和插值滤波器的新观点。它提供了有关这些滤波器的简要介绍和历史观点，以及信号等待时间的可听性，IIR滤波器的适用性和相位失真的可听性。

引言和历史观点

早期的数字音频转换系统需要非常高级的vwin 滤波器，以在A / D转换中提供抗混叠滤波，并在D / A转换过程中提供重构滤波。这些高阶模拟滤波器的一个特征是音频频带内有大量的相移。这些滤波器不仅制造困难，而且过多的相移被认为是与早期数字音频系统相关的不良音质的主要来源。模拟反图像滤镜可去除剩余的图像。对A / D转换也执行了类似的过程，其中模拟抗混叠滤波器被低阶模拟滤波器的组合所代替，对输入信号进行过采样，并使用数字抽取将采样率降低至适当的基频。带率。部分由于与较高阶高阶模拟滤波器的相位响应相关的可听性问题，这些数字内插和抽取滤波器是通过线性相位有限冲激响应（FIR）滤波器实现的。在带内相位响应方面，钟摆从一种极端转向另一种极端，用于转换过程的线性相位FIR滤波器成为“圣地”，并在25年后继续成为行业标准。

48 kHz采样率下的脉冲响应（X轴，以微秒为单位）

信号延迟或时间延迟的可听性

数字音频系统会引入时间延迟。这种延迟不仅是由于抽取和内插滤波器引起的，而且还由于传输链路和数字信号处理的结果。在大多数应用中，这种延迟是听不到的。但是，延迟是现场声音应用程序中公认的问题。考虑一下表演者通过耳机或扬声器反馈实况混音的情况。如果监听器信号链中有足够的延迟以产生回声的感觉，那么对于艺术家而言，要继续表演是非常困难的，即使不是不可能的。有记录的这种效果，并且很可能大多数人在电话连接不良的情况下都遇到了这种现象。

后退到角落

看来我们已经退缩了。平坦的频率响应和最小的预回声的矛盾要求给A / D和D / A转换器 IC的设计人员带来了一系列有趣的挑战，尤其是在44.1和48 kHz时。尽管FIR滤波器被认为是“行业标准”，但它们在计算上效率低下，并且在遇到严峻的经济现实时通常需要权衡设计。“尽管有许多巧妙的方案可以提高计算效率，但在所需响应和抽头数量之间达成折衷并不罕见。折衷方案是在衰减，平坦响应，通带（和衰减区域）中的纹波，过渡带等之间进行权衡。”正确解决这些问题的FIR成本不仅存在问题，而且滤波器还需要额外的抽头，转化为增加的时间延迟。本质上，平坦的频率响应，不存在预回声和亚毫秒级延迟的理想属性与FIR滤波器互斥。

IIR滤波器的适用性

解决这些问题的一种方法是过渡到无限冲激响应（IIR）滤波器。IIR滤波器的计算效率更高，与FIR滤波器相比，它具有更大的处理灵活性。这种效率包括最大程度地降低（如果不能消除）预回波并保持所有采样率的平坦频率相位响应的灵活性。IIR滤波器的另一个好处是极大地改善了延迟特性。具有与FIR相当的频率响应的IIR延迟规范在5到10个采样周期的范围内，或比FIR少75％。

相位失真的可听性

关于阶段的可听性的一个令人困惑的问题是，当实际上应该将讨论作为两种不同的情况时，通常将讨论视为单个主题。相位失真的可听度必须按以下方式进行评估：

通道间相位失真。表征为两个或多个通道之间的相位响应差异

通道内相位失真。通过通道内的非线性相位响应来表征，规定系统内所有通道之间的相位响应均匹配（即通道间失真等于0毫秒）

通道间相位失真

我们使用耳朵接收到的声音之间的幅度和相位关系来定位声音的来源。现代音频系统使用此属性来创建所谓的影像，或更能感知乐器或人声来自与实际扬声器位置不同的位置。通过简单地颠倒原本正确配置的立体声系统的一个声道上的扬声器连接，就可以轻松证明声道间相位失真的可听见效果。成像丢失立即引起注意，即使对于那些不表示标准操作的患者也是如此，但这并没有显示出潜在的影响。测试的结果是，您很难找到有人认为180度的通道间相位失真是可以接受的。

编辑：hfy

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

滤波器

滤波器

+关注

关注
161

文章
7795

浏览量
177989
扬声器

扬声器

+关注

关注
29

文章
1300

浏览量
62978
监听器

监听器

+关注

关注
0

文章
11

浏览量
14456
IIR滤波器

IIR滤波器

+关注

关注
0

文章
31

浏览量
11506

求助，AD7190关于Σ-Δ ADC其中的抽取滤波器的数据转换问题求解

AD7190可以通过模式寄存器的FS[0:9]设置输出速率， 0-1023的范围；此时设置的数据速率选择位是否就是Σ-Δ ADC抽取滤波器的抽取比？

发表于 09-09 06:11

分享：刚完成的FPGA插值滤波器设计

是π，因此我们得出，抗混叠低通滤波器的截止频率是π/M1.3内插抽取的过程是降低采样率的过程，那么插值的过程当然就是提高采样率的过程。大体的思路可以这么理解，我们将经f1抽样下得到的数

发表于 11-15 00:27

基于FPGA的插值滤波器设计

源码-基于FPGA设计的插值滤波器设计.rar (12.14 KB )

发表于 05-08 06:35

如何确定插值滤波器阶数？

滤波器，如何确定通带和阻带的频率呢？这就涉及到我们刚开始学习数字信号处理时的插值和抽取理论。当信号抽取时，在数字频率上，信号的频谱是展宽的，

发表于 12-24 16:03

CIC抽取滤波器MATLAB仿真和FPGA实现

文章主要讲CIC理论基础，下个文章讲FPGA实现。级联积分梳状滤波器又称CIC。这是多速率信号处理中一种结构简单的滤波器，只需要加法器和寄存器即可实现，可以灵活的设置抽取因子和

发表于 08-17 08:27

高精度DAC中插值滤波器的研究与设计

高精度Σ-△DAC中插值滤波器的研究与设计:基于系统研究插值滤波器理论，选用了两级半带

发表于 06-21 22:42 •54次下载

基于多核DSP处理器的插值和抽取滤波器的设计

插值和抽取滤波器被广泛应用于现代通信系统中，然而基于传统DSP 或者FPGA 的滤波器，具有数据率低和占用资源多的缺点。为了克服这些缺点，本

发表于 11-27 15:26 •9次下载

CIC滤波器的优化设计及FPGA实现

CIC滤波器是一种结构简单、规整，占用存储量小的滤波器，不需要乘法器，非常适用于高速采样和插值比很大的场合。本文介绍了一般CIC

发表于 03-15 12:21 •68次下载

级联COSINE滤波器在抽取滤波中的研究

为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题，通过对级联COSINE抽取滤波器和传统CIC

发表于 05-03 18:11 •31次下载

级联COSINE<b class='flag-5'>滤波器</b>在<b class='flag-5'>抽取</b><b class='flag-5'>滤波</b>中的研究

matlab与24倍插值CIC滤波器设计

matlab与24倍插值CIC滤波器设计，有兴趣的同学可以下载学习

发表于 04-27 15:51 •56次下载

高频数字抽取滤波器的设计

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC（Cascaded Integrator Comb）滤波

发表于 02-21 12:08 •1987次阅读

FPGA的FIR抽取滤波器设计详细教程

文介绍了FIR抽取滤波器的工作原理，重点阐述了用XC2V1000实现FIR抽取滤波器的方法，并给出了仿真波形和设计特点。

发表于 04-19 11:34 •2306次阅读

FPGA的FIR抽取滤波器设计教程

用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR

发表于 04-28 11:50 •1291次阅读

关于高频数字抽取滤波器的设计

数字抽取滤波器是ΣΔADC(ΣΔAnolog-to-Digital Converter)的重要组成部为分，旨在从高速、低分辨率的调制信号中重构出高分辨率、奈奎斯特频率的信号。为节约硬件资源，同时满足

发表于 06-29 14:32 •1.2w次阅读

如何使用FPGA实现FIR抽取滤波器的设计

用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR

发表于 09-25 10:44 •3次下载