关于一个一个等时不等长的DDR设计-德赢Vwin官网网

关于DDR的设计，经历过无数项目历练的攻城狮们，肯定是很得心应手的。对于信号质量方面的改善，相信大家应该已经有自己的独门技巧了。同组同层，容性负载补偿，加上拉电阻等等，总有一款适合你的DDR。但是对于时序方面的控制，理论上只有一个办法——绕等长，速率越高的DDR，等长控制越严格，从±100mil，到±50mil，甚至±10mil。

本来我们的layout工程师也是在这样一条路上稳步前进。但是最近有个DDR4的项目，绕好了等长，如下图所示，一切都安排的明明白白之后，给SI工程师仿真，只等仿真结果一出来就gerber out，根本不用怀疑，信号质量肯定妥妥的，没问题。

结果，SI工程师没有同意投板，却提出了不合常理的时序要求，如下图所示：

等长要求CS，CKE，ODT这些信号比其余CMD信号每段长120mil，按照这样来算的话，到U1这个位置，长度差就到了600mil。这和设计指导不一样。

瞬间感觉自己很委屈，这样的等长到时候地址控制线之间的延时会相差100ps左右，这样时序的margin就会变小，甚至可能跑不到要求的2400Mbps，于是硬气的提出了自己的质疑。

SI工程师也知道这种情况下，应该和设计人员普及一下关于时序方面的知识，不然后续遇到类似的DDR，不做仿真的话，可能会需要降频运行。于是将U1的仿真结果给设计人员看，蓝色的是CS,ODT,CKE等信号，绿色是其他的CMD信号，从时间上来看，蓝色的比绿色的信号快90ps左右。

这种情况的原因不是因为设计人员的误操作，或者不同层的时序不一致，也不是像上次文章中提到的层叠中的DK设置不一样，而是因为DDR颗粒的选型导致的，如下面图片所示：

这款SD RAM的CS,CKE,ODT为单DIE结构，但是其他的信号却是双DIE结构，在封装中做T型拓扑，这样意味着双DIE的信号的容性更大一些，那么相应的上升沿会更缓一些，这个是比较好的影响，这样的话，信号质量会比较好，从图中的结果也可以看出来，绿色信号的振铃比较小。另一个影响是容性更大，意味着时延会更慢一些，所以相同等长的情况下，由于颗粒内部拓扑的影响，导致CMD信号会传输的更慢一些，体现在仿真结果中，自然是双DIE信号和单DIE信号会有不一样的上升沿和一定的延时差。

layout工程师恍然大悟，这是因为颗粒内部的结构和常规设计不一样导致，自然不能沿用常规的设计指导，以后遇到这种双DIE的DDR还是需要仿真之后再调整等长，不然可能会出问题。于是很愉快的按照上面的时序意见修改了版本，结果如下，后期客户反馈，DDR2400跑的飞起，一版成功。

编辑：hfy

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

SDRAM

SDRAM

+关注

关注
7

文章
423

浏览量
55203
DDR

DDR

+关注

关注
11

文章
712

浏览量
65317
Layout

Layout

+关注

关注
14

文章
403

浏览量
61738

串口接收不等长的数据如何处理的呢？

串口是一个很重要的通信方式，但是要用好串口并不是那么简单，比如如何接收不等长的数据等。你们是如何处理的呢？大家来说说你们的做法。

发表于 05-15 08:02

求一个一个多功能智能小车方案

如题求一个一个多功能智能小车方案

发表于 07-21 22:37

关于ddr3等长控制的8个问题

多大？6：如果空间不足的情况下，地址跟地址的间距最小可以做多少，数据与数据间距可以做多少？地址可以跟数据走同一层吗？7：以上的等长情况在频率，控制芯片，ddr颗粒不同的情况下，同样适用吗？8：

发表于 01-06 15:34

DDR等长线与过孔的问题

我正在使用 altium designer 设计一块FPGA、DDR的板子。有一些疑惑，在绕等长线时，有一些线有过孔有

发表于 06-18 17:14

PCB设计中DDR布线要求及绕等长要求

（T型走线），下图是地址线从CPU芯片一驱2个DDR下图是从CPU到两颗DDR地址走线采用星型拓扑，从芯片到两颗DDR的地址走线长度

发表于 10-16 15:30

一个等时不等长的DDR

样一条路上稳步前进。但是最近有个DDR4的项目，绕好了等长，如下图所示，一切都安排的明明白白之后，给SI工程师仿真，只

发表于 06-20 09:06

cc2541一个主机能一个一个的连接从机？

TI目前适用于CC2541的协议栈，一个主机能不能一个一个的连接从机？我碰到的情况是，当主机连接上一个从机之后，主机不能继续处于扫描状态，只会跟从机进行

发表于 03-19 10:40

关于DDR4的绕等长，您想知道的这本书上都有

。但是对于时序方面的控制，理论上只有一个办法——绕等长，速率越高的DDR4，等长控制越严格，从±100mil，到±50mil，甚至±5mil

发表于 09-19 14:51

关于单形体积的一些不等式

应用距离几何理论与解析方法，研究了一些单形体积之间的关系，建立了关于单形体积的一些新的不等式，作为其特例，获得垂足单形体积的一

发表于 11-20 11:55 •14次下载

关于Altium Designer使用等长布线问题

1.将需要做等长的线组成一个类：在Design-Classes中，右键Net Classes弹出菜单中，选择Add Class，为新New Class命名（Rename Class），加入需要

发表于 05-22 10:45 •1.9w次阅读

DDR怎么学习，从仿真开始

对于Layout人员来说，对于DDR这一块，可能主要关注的是信号线之间的等长。下面我们也来复习一下，DDR各组信号需要满足的时序关系：地址/

发表于 09-15 10:58 •6134次阅读

一个allergo自带的绕等长AiDT功能

相信很多layout工程师在画板的最后都在为绕等长而闹心，今天给大家介绍一个allergo自带的绕等长AiDT功能，希望对大家有所帮助。

发表于 06-23 16:24 •4671次阅读

【驱动】一种中断接收的不等长不规则uart数据机制

一种中断接收的不等长不规则uart数据机制uart接收不规则的位置长度或者不固定长度的数据帧时判断是否接收完成一帧并可以进行处理的机制demo while(timeOut--

发表于 11-16 18:51 •9次下载

速率越高的DDR4，等长控制越严格？

按照上面的操作来做等长是不是可以更准一点，给DDR4系统留取更多的裕量呢？由于李工的项目最根本原因不是等长，而是由于他使用了多颗粒双die DDR

发表于 09-13 17:08 •1376次阅读

使用Swift语言一个一个地闪烁RGB LED

德赢Vwin官网网站提供《使用Swift语言一个一个地闪烁RGB LED.zip》资料免费下载

发表于 11-10 09:17 •0次下载

搜索历史

关于一个一个等时不等长的DDR设计

评论

串口接收不等长的数据如何处理的呢？

求一个一个多功能智能小车方案

关于ddr3等长控制的8个问题

DDR等长线与过孔的问题

PCB设计中DDR布线要求及绕等长要求

一个等时不等长的DDR

cc2541一个主机能一个一个的连接从机？

关于DDR4的绕等长，您想知道的这本书上都有

关于单形体积的一些不等式

关于Altium Designer使用等长布线问题

DDR怎么学习，从仿真开始

一个allergo自带的绕等长AiDT功能

【驱动】一种中断接收的不等长不规则uart数据机制

速率越高的DDR4，等长控制越严格？

使用Swift语言一个一个地闪烁RGB LED