1 基于主流的体硅高κ/金属栅FinFET工艺,提出了一种利用拐角效应-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于主流的体硅高κ/金属栅FinFET工艺,提出了一种利用拐角效应

MEMS 来源:MEMS 作者:MEMS 2021-02-20 10:23 次阅读

量子计算是未来信息技术发展的重要方向,在一些特定领域具有较大应用潜力。基于硅量子点的量子比特是实现通用量子计算最有前景的方案之一,具有较长的退相干时间和出色的CMOS制造工艺兼容性。目前,硅量子点量子计算正处在采用集成电路先进制造工艺实现量子点规模集成并进行量子比特扩展验证的关键研究阶段。

近期,中国科学院微电子研究所集成电路先导工艺研发中心研究员殷华湘带领的科研团队基于主流的体硅高κ/金属栅FinFET工艺,提出了一种利用拐角效应,在钻石形Fin沟道顶部尖端实现载流子局域化,并借助栅极两边侧墙的电势限制,构建量子点器件结构的方案。该器件在先导中心8吋工艺线研制成功,集成方案完全兼容主流通用的先进CMOS工艺。在制备过程中,研究人员先后优化了Fin刻蚀、浅槽隔离等关键工艺,;在高κ/金属栅后栅工艺中,利用氧化腐蚀的方法完成了衬底隔离的钻石形硅Fin沟道形貌修饰。在20 K低温电学测试中,该器件展示出明显的库伦振荡电流。研究人员通过分析库伦菱形稳定图,证明了该器件拥有较大的量子点充电能,具备在传统CMOS FinFET工艺中实现量子点规模化集成的潜力。

110b4386-71a7-11eb-8b86-12bb97331649.jpg

(a)器件结构示意图及沟道截面TEM分析;(b)库伦菱形稳定图及部分仿真分析


相关研究成果发表在《电气电子工程师协会电子器件学报》(IEEE Transactions on Electron Devices,DOI: 10.1109/TED.2020.3039734)上,微电子所博士生顾杰为论文第一作者。殷华湘、微电子所副研究员张青竹为论文的通讯作者。研究工作得到科学技术部、国家自然科学基金委、中科院的支持。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    5710

    浏览量

    235405
  • 微电子
    +关注

    关注

    18

    文章

    380

    浏览量

    41195
  • FinFET
    +关注

    关注

    12

    文章

    248

    浏览量

    90208
  • 量子计算
    +关注

    关注

    4

    文章

    1093

    浏览量

    34941

原文标题:微电子所在基于先进FinFET工艺的硅量子器件研究中获进展

文章出处:【微信号:MEMSensor,微信公众号:MEMS】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    常见场效应管类型 场效应管的工作原理

    效应管(MOSFET)和金属半导体场效应管(MESFET)。 常见场效应管类型 结型场效应管(JFET) 结型场
    的头像 发表于 12-09 15:52 280次阅读

    K金属栅极的结构、材料、优势以及工艺流程

    本文简单介绍了K金属栅极的结构、材料、优势以及工艺流程。   High-K Metal Gate(HKMG)技术是现代半导体制造中的关键技术之,广泛应用于45nm、32nm、22n
    的头像 发表于 11-25 16:39 455次阅读
    <b class='flag-5'>高</b>K<b class='flag-5'>金属</b>栅极的结构、材料、优势以及<b class='flag-5'>工艺</b>流程

    顶层金属AI工艺的制造流程

    顶层金属 AI工艺是指形成顶层金属 AI 互连线。因为 Cu很容易在空气中氧化,形成疏松的氧化铜,而且不会形成保护层防止铜进步氧化,另外,Cu 是软
    的头像 发表于 11-25 15:50 223次阅读
    顶层<b class='flag-5'>金属</b>AI<b class='flag-5'>工艺</b>的制造流程

    氧化层工艺的制造流程

    与亚微米工艺类似,氧化层工艺是通过热氧化形成高质量的氧化层,它的热稳定性和界面态都非常好。
    的头像 发表于 11-05 15:37 316次阅读
    <b class='flag-5'>栅</b>氧化层<b class='flag-5'>工艺</b>的制造流程

    金属层2工艺是什么

    金属层2(M2)工艺金属层1工艺类似。金属层2工艺是指形成第二层
    的头像 发表于 10-24 16:02 227次阅读
    <b class='flag-5'>金属</b>层2<b class='flag-5'>工艺</b>是什么

    霍尔效应一种磁电效应

    霍尔效应确实是一种磁电效应 。以下是对霍尔效应作为磁电效应的介绍: 、霍尔
    的头像 发表于 10-15 09:50 373次阅读

    当前主流的大模型对于底层推理芯片提出了哪些挑战

    随着大模型时代的到来,AI算力逐渐变成重要的战略资源,对现有AI芯片也提出了前所未有的挑战:大算力的需求、吞吐量与低延时、高效内存管理、能耗等等。
    的头像 发表于 09-24 16:57 638次阅读

    效应源极电压的影响因素

    效应管(Field-Effect Transistor,简称FET)是一种常用的半导体器件,广泛应用于模拟和数字电路中。场效应管的工作原理是通过改变源极电压(Vgs)来控制漏极和源
    的头像 发表于 07-14 09:16 1549次阅读

    金属电阻应变片分为哪三

    金属电阻应变片是一种基于电阻应变效应的传感器,能够将机械应变转换为电阻值的变化。
    的头像 发表于 05-16 17:05 2037次阅读

    文了解场效应三极管型号规则及参数含义

    效应三极管管现行有两命名方法。第一种命名方法,型号的第三位字母J代表结型场效应管,O代表绝缘效应
    的头像 发表于 04-23 10:40 1989次阅读
    <b class='flag-5'>一</b>文了解场<b class='flag-5'>效应</b>三极管型号规则及参数含义

    可以用铝或多晶做栅极材料,是什么原因呢?

    (Gate)是一种控制元件,通常用于场效应晶体管(FET)中,比如金属-氧化物-半导体场效应晶体管(MOSFET)等。
    的头像 发表于 03-13 11:41 1909次阅读
    可以用铝或多晶<b class='flag-5'>硅</b>做栅极材料,是什么原因呢?

    一种LDMOS场效应管及其制备方法

    LDMOS场效应管,即横向扩散金属氧化物半导体器件。随着对击穿电压要求的提高,对LDMOS场效应管中场板要求也
    的头像 发表于 03-06 09:43 740次阅读

    结型场效应管和金属氧化物场效应管的分类

    电压时导电沟道是低阻状态,加上控制电压沟道电阻逐渐变大。 2、绝缘型场效应管分为N沟道和P沟道,每一种又分为增强型和耗尽型。 N沟道增强型MOS管在其源之间加正向电压,形成反型层和
    发表于 01-30 11:38

    k金属(HKMG)工艺详解

    随着集成电路工艺技术不断发展,为了提高集成电路的集成度,同时提升器件的工作速度和降低它的功耗,集成电路器件的特征尺寸不断按比例缩小,工作电压不断降低。为了有效抑制短沟道效应,除了源漏的结深不断降低
    的头像 发表于 01-19 10:01 2w次阅读
    <b class='flag-5'>高</b>k<b class='flag-5'>金属</b><b class='flag-5'>栅</b>(HKMG)<b class='flag-5'>工艺</b>详解

    碳纳米管晶体管兼容已有半导体制程工艺,解决碳纳米管均匀可控掺杂难题

    研究中,他们提出了一种互补碳纳米管金属-氧化物-半导体场效应晶体管结构(Top Gate complementary CNT MOSFE
    的头像 发表于 01-05 16:08 956次阅读
    碳纳米管晶体管兼容已有半导体制程<b class='flag-5'>工艺</b>,解决碳纳米管均匀可控掺杂难题