基于Virtex-2p FPGA实现无线信道模拟器的应用方案-德赢Vwin官网网

引言

随着人们对无线通信需求和质量的要求越来越高，无线通信设备的研发也变得越来越复杂，系统测试在整个设备研发过程中所占的比重也越来越大。为了更加方便地对所设计的系统进行调试和测试，无线信道vwin 器是进行无线通信系统硬件测试不可或缺的仪器之一。目前，关于无线信道的模型研究比较多，而基于理论模型的硬件实现并不是很广泛，同时成品十分昂贵，所以利用FPGA实现无线信道模拟器变得很有意义，节约了成本，而且也便于实现。FPGA是在PLD的基础上发展起来的高性能可编程逻辑器件，使用FPGA进行数字逻辑设计，开发过程的投资较少，研制和开发的时间较短，并且因为引脚的可分配性电路一般比较简单，修改和优化比较方便，并且在实际中易于使用。同时由于FPGA并行运算的特点，在大规模的数字运算中很有优势，延时很小。

1 频率选择性衰落信道模型

多径传播信道的信道脉冲响应模式是模拟一个离散的广义平稳非相关散射模型（WSSUS）。这样的频率选择性衰落信道应该满足两个假设条件：

（1）在时间t（可能是几个码元长度）内，衰落的统计特性是平稳的；

（2）电波到达角和传播时延是统计独立变量。

时变频率选择性衰落信道的确定仿真模型如图1所示。

Jakes在参考文献中介绍了一种单径衰落信道的仿真，且在此基础上提出了一种对频率选择性衰落信道的仿真方法。在原来第l径中的多普勒相移bnl的基础上，加上一个附加相移rnl，成为新的多普勒相移bnl+rnl，且保持其他参数不变。为了保证各个可分辨多径之间相互独立，所以必须选择合适的bnl和rnl，其中比较简单的一种方法是：

2 信道模拟器的FPGA设计

FPGA采用Xilinx公司的Virtex-2p，其中芯片工作时钟为100MHz。本文设置N0=8，fm=200 Hz，

为了计算方便，将所得的值扩大32倍，也就是左移5位之后四舍五入成整数值，存入寄存器调用。所以信道模拟器的实现过程主要为各个正弦波的FPGA实现，与对应的系数相乘叠加成单径衰落，输入信号经过l个路径时延之后叠加成为输出信号。

2．1 正弦波的FPGA实现

FPGA产生正弦波一般可以采用直接产生和Xilinx或者Altera利用自带DDS的IP核例化实现。FPGA直接产生是将三角函数值存入ROM中循环调用来产生正弦波，这样占用的逻辑资源比较少，缺点就是过程很麻烦而且不够灵活，模型需要8种频率的正弦波和余弦波，而且fm也可能根据需要而变化，每一次变化就需要在ROM中重新赋初值，十分麻烦。因此本文选择调用Xilinx自带DDS的IP核，通过逻辑资源换取效率。DDS的模块图如图2所示。

其中fclk为开发工作时钟，DATA为输入的频率控制字，B为DATA的位宽，fout为所得的频率。

2．2 时延模块的FPGA实现

输入通过时延后与各路径的衰落系数相乘，然后各个路径叠加成输出信号。本文中时延采用计数分频来实现，如延迟1μs，工作时钟为100MHz，所以计算100个时钟周期后，将输入的值存入寄存器1，再计算100个时钟周期后将输入值存入寄存器2，依次类推，本为路径l设置为5，所以最终有5个寄存器存放输入值。

2．3 测试模块的FPGA实现

最后需要将算得的数据上传到Matlab进行统计分析，所以还需要FPGA串口驱动，以及Matlab打开驱动读取FPGA算完的数据。根据异步串行通信的数据传送格式，每一帧数据由起始位、数据位、奇偶校验位和停止位组成，本文只选取了数据位，一共8位。通过串／并转换接收数据，算完后存入RAM，然后调用数据，通过并／串转换传输数据。

正弦波的输出有10位，其中l位是符号位，另外9位是小数位，而系数左移5位后化成整数，在所得的整数中也有5位小数位，所以最终数据一共有19位，其中5位整数位，14位小数位。因为串口是8位一帧数据，为了运算简便，选取了5位整数位，11位小数位，舍去最后3位小数，每个数分两次传输。因为最后的数据分为实部和虚部，所以每个复数需要4帧数据传输。Matlab接收数据重新组合，还原成FPGA的计算结果。

3 模拟器的性能测试与分析

开发板的工作时钟为100 MHz，DDS IP核延迟2个时钟周期有输出值，乘法器延迟1个时钟周期有输出值，所以系统总共有3个时钟周期的延迟。串口传输数据比较慢，而且数据量太大容易出错，所以将工作时钟分别进行100倍分频上传衰落信道第一径的25 000个数据进行观察，工作时钟变成1 MHz，将所得的幅度谱转化成功率形式后如图3所示，fclk=1 MHz的Matlab仿真如图4所示。

图3和图4中横轴单位均为s，纵轴单位均为dB。通过比较图3和图4发现实际产生的结果与仿真结果大致相同，也因为系数的取整和最后上传数据的截断有少许误差，基本满足要求。

4 结语

本文采用Jakes改进模型，基于FPGA模拟了无线信道的传输特性，最终经过验证基本满足要求。为了简化实现过程，将系数取整以及传输数据进行截断，产生一些误差，在这方面可以采用浮点数表示系数得到更精确的值。

责任编辑：gt

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602972
寄存器

寄存器

+关注

关注
31

文章
5336

浏览量
120224
模拟器

模拟器

+关注

关注
2

文章
874

浏览量
43208

基于FPGA的飞行模拟器通信接口设计

文章根据飞行模拟器的结构特点，分析了现场总线技术和FPGA技术的发展，根据飞行模拟器的实际需要和总线自身特点，选用了CAN总线来作为主机和现场设备的通信方式，并使用FPGA作为CAN总

发表于 05-15 11:12 •2723次阅读

宽带短波信道模拟器设计

( DDC) 技术。所以数字下变频技术在宽带短波信道模拟器的数字化和软件化过程中起到了重要的作用。FPGA 具有较高的处理速度和很强的稳定性，而且设计灵活、易于修改和维护，同时可以根据不同的系统要求，采用不同的结构来完成相应的功

发表于 07-22 06:27

怎么实现基于FPGA的无线信道模拟器的设计？

怎么实现基于FPGA的无线信道模拟器的设计？

发表于 05-25 06:09

IMT-2000基带实时信道模拟器设计

】描述了基于ITU-R M.1225的包括室内、室外到室内/步行和车载等测试环境的IMT-2000信道模拟器设计及仿真实现。重点分析了实现该信道

发表于 03-11 22:11 •35次下载

一种雷达回波信号模拟器的设计与实现

本文提出了一种基于CPCI母板和PMC背板的通用雷达回波模拟器的设计与实现，重点介绍了基于单片FPGA设计PMC背板，实现雷达回波信号模拟器

发表于 05-08 17:17 •36次下载

ArmSim全系统模拟器的设计与实现

模拟器作为嵌入式系统研究的基础研发工具，可辅助系统体系结构调优、软硬件协同设计。本文实现了具有良好配置性及可扩展性的ArmSim 模拟器，该模拟器是针对ARM 处理

发表于 08-10 10:12 •34次下载

采用FPGA的振动模拟器设计

介绍了一种基于FPGA、ADC和高速DAC的振动模拟器的设计方法，并给出了该模拟器的硬件原理框图和FPGA设计的核心模块。本系统具有较强的可移植性，对有特殊要求的信号发生

发表于 08-06 16:03 •10次下载

基于DSP和FPGA的多波形雷达回波中频模拟器实现

本系统基于自主产生的原理，选用DSP和FPGA为核心处理器，通过合理的算法设计，实现了可兼容多种雷达波形的中频雷达回波模拟器的设计，采用改进的基于存储转发的数字脉冲延时方法

发表于 08-28 17:24 •1466次阅读

短波信道模拟器中数字下变频的设计

宽带短波信道模拟器是一种运用仿真技术对真实的短波信道进行模拟的仪器。首先指出数字下变频在宽带短波信道模拟

发表于 09-15 18:30 •2188次阅读

无线信道仿真和均衡器的FPGA设计与实现

无线信道仿真和均衡器的FPGA设计与实现

发表于 10-09 18:11 •40次下载

基于FPGA的无线信道模拟器的设计

为了缩短研发周期，需要在实验室模拟出无线信道的各种传播特性，无线信道模拟器设计必不可少。采用基于

发表于 07-02 13:50 •3507次阅读

雷达目标信号模拟器的设计与实现

为满足雷达数据处理系统目标跟踪算法的测试需求，介绍了一种基于USB和FPGA技术的雷达目标信号模拟器设计方案。文中重点讨论了模拟器的结构和目标数据形成、传输、存储、信号波形

发表于 09-02 14:41 •76次下载

基于FPGA的多协议隔离总线信号模拟器设计

基于FPGA的多协议隔离总线信号模拟器设计

发表于 01-07 19:08 •0次下载

一种基于FPGA嵌入式系统的雷达信号模拟器的实现

提出了一种基于FPGA的雷达回波实时模拟器的实现方法。该模拟器采用cPCI 标准总线，以FPGA 为核心计算单元，配有高速数模、模数转换模块

发表于 11-18 13:00 •2705次阅读

如何实现短波信道模拟器和实现计算机仿真的资料说明

的原理，根据军标所给短波信道参数，提出了具体的短波信道模拟器实现方案，并给出了计算机仿真结果，较好地模拟

发表于 11-05 16:27 •13次下载