Vivado提供了三种封装IP的方式:(1)将当前工程封装为IP;(2)将当前工程中的BD(IPI 设计)封装为IP;(3)将指定的文件目录封装为IP。
IP Packager支持的输入文件HDL综合文件;HDL仿真文件;说明文档;HDL测试平台;例子工程;约束文件;驱动;GUI定制文件;BD文件可以看到这里没有.dcp文件,所以设计中如果包含.dcp文件,那么是无法封装为IP的。
IP Packager输出文件component.xml文件;用于定制IP界面的.tcl文件(位于封装IP指定目录下的xgui文件夹下);其他在封装IP时用户指定包含的文件。
IP Packager对顶层文件的要求IP Packager要求设计顶层必须是VHDL或Verilog文件。如果当前设计顶层为SystemVerilog,要先将其封装为Verilog或VHDL文件。 IP Packager对约束的要求IP Packager支持三种约束文件:
(1)用于综合和布局布线阶段的.xdc;
(2)仅用于布局布线阶段的.xdc;
(3)仅用于OOC(Out-of-context)综合的.xdc 默认情形下,。
创建工程后调用IP,然后对IP采用OOC的综合方式,此时就会用到仅用于OOC综合的.xdc。在这个约束文件里,通常会包含时钟周期约束(create_clock创建的约束)。建议在封装IP时,要提供此约束文件。可将文件以“xx_ooc.xdc”的方式命名,同时设置其USED_IN的属性值为out_of_context。其实,Vivado IPCatalog自带的IP在生成时都会看到一个《ip_name》_ooc.xdc的约束文件。
如果设计中有其他约束依赖于create_clock创建的约束,如下图所示,set_max_delay创建约束时需要用到时钟周期PERIOD,此时应将这类约束单独写在一个.xdc文件里,并将其PROCESSING_ORDER值设置为LATE。这将表明该约束文件里的约束依赖于外部约束,其实就是顶层约束文件。
编辑:jq
-
IP
+关注
关注
5文章
1701浏览量
149497 -
vhdl
+关注
关注
30文章
817浏览量
128118 -
GUI
+关注
关注
3文章
659浏览量
39648
原文标题:Vivado下封装IP基本知识
文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
评论